ABDELMALEK, Nidhal (2019) Contribution to the modeling and optimization of nanoscale VSG MOSFETs : Application to the nanoscale circuits design. Doctoral thesis, Université de Batna 2.

Preview

Text Thèse ABDELMALEK Nidhal.pdf Download (3MB) | Preview

Abstract

Dans cette thèse, une contribution à l'étude, la modélisation et l'évaluation de la fiabilité des dispositifs MOSFETs avancés est présentée. L'effort est centré sur deux dispositifs, identifiés comme une solution potentielle pour les mise à l'échelle et technologie d'intégration dans un futur proche, à savoir les transistors à effet tunnel et sans-jonction à effet de champ (TFET et JLFET). Un aperçu de la physique des transports permet une étude complète des caractéristiques et des performances des dispositifs. Un modèle continu et précis basé sur la solution 2-D du potentiel d’un transistor à effet tunnel non dopée dans une structure verticale à grille enrobé (VSG-TFET) est proposé. La continuité du modèle proposé offre la possibilité d'extraire les paramètres analogiques/RF ainsi que les facteurs de mérite du composant (FOM). De plus, le rôle de l'introduction d'une couche à haute permittivité dans l'oxyde de grille dans l'amélioration du comportement du VSG-TFET est exploré pour des applications analogiques/RF hautes performances. Le modèle analytique continu proposé peut être facilement implémenté dans des simulateurs commerciaux afin d’étudier et d’explorer les circuits nanoélectroniques basés sur le VSG-TFET. Un modèle semi-analytique d'un transistor tunnel à hétérojonction non dopé dans une structure verticale à grille enrobé (VSG-TFET) est développé. L'expression du courant tunnel est dérivée en se basant sur une approche non locale et en utilisant un ensemble approprié des contributions des vecteurs d'onde et région de transmission. Le modèle est calibré et validé par des simulations numériques à deux dimensions. L'impact de la composition des matériaux, des dimensions et des tensions d'alimentation sur les performances du dispositif est étudié et clarifié. Les expressions de capacités des terminaux permettent de compléter le modèle de base, servant par la suite à optimiser le dispositif au niveau du circuit. Des règles de conception sont formulées pour les applications numériques et analogiques/RF à base de TFET à hétérojonction. La fiabilité du JLFET est étudiée. Une évaluation comparative de la dégradation induite par les porteurs chauds (HCD) dans le VSG-JLFET et un dispositif équivalent à mode d'inversion est proposée. L'étude porte sur la création d'états d'interface par injection d'électrons à chaud (HEI). En se basant sur l'évolution de la distribution spatiale des états d'interface pour un temps de contrainte étendu, et en utilisant la propriété amphotère des pièges, une évaluation du phénomène de vieillissement sur les divers paramètres des dispositifs est effectuée. L'évaluation de la HCD sur le fonctionnement statique et dynamique des deux types de dispositifs dans une configuration d’inverseur CMOS est menée.

Item Type:	Thesis (Doctoral)
Uncontrolled Keywords:	Structure verticale à grille enrobé, Transistor à effet tunnel, hétérojonction ,Transistor sans jonction, modèle continu, analogique/RF, Dégradation induite par les porteurs chauds, Fiabilité des circuits.
Subjects:	Technologie > Electronique
Divisions:	Faculté de technologie > Département d'électronique
Date Deposited:	14 Jan 2019 12:11
Last Modified:	14 Jan 2019 12:11
URI:	http://eprints.univ-batna2.dz/id/eprint/1686

Actions (login required)

View Item