### REPUBLIQUE ALGERIENNE DEMOCRATIQUE ET POPULAIRE MINISTERE DE L'ENSEINEMENT SUPERIEUR

#### ET DE LA RECHERCHE SCIENTIFIQUE

#### UNIVERSITE DE BATNA

#### FACULTE DES SCIENCES DE L'INGENIEUR

#### MEMOIRE

Présenté au

#### **DEPARTEMENT D'ELECTRONIQUE**

Pour l'obtention du diplôme de

#### MAGISTER EN MICROELECTRONIQUE

**Option : Technologie des composants semiconducteurs** 

#### et dispositifs photovoltaïques

Par

#### **Toufik BENDIB**

Ingénieur, département d'Electronique - Université de Batna

Intitulé

## Modélisation et simulation du transistor DGMOSFET en utilisant les Algorithmes Génétiques

Devant le jury :

Dr. BENHAYA Abdelhamid	M. C. U. Banta	Président
Dr. DJEFFAL Fayçal	M. C. U. Banta	Rapporteur
Dr. AYAD Fayçal	M. C. U. Jijel	Examinateur
Dr. DIBI Zohir	M. C. U. Batna	Examinateur
Dr. MAHAMDI Ramdane	M. C. U. Batna	Examinateur

-2008-

#### Remerciements

Un grand merci à monsieur DJEFFAL Fayçal, maître de conférences à l'université de Batna, membre du Laboratoire de l'Electronique Avancée (LEA) et directeur de ce mémoire qui a encadré mes travaux. J'ai beaucoup profité de sa rigueur scientifique et de son sérieux. Son expérience dans le domaine de la microélectronique, particulièrement dans le domaine de la modélisation et la physique des composants m'a permis de m'investir avec détermination dans ce travail.

Je tiens à remercier très vivement monsieur BENHAYA Abdelhamid, maître de conférences à l'université de Batna, d'avoir accepter de présider le Jury de ce mémoire.

Mes sincères remerciements les plus vifs à Mr MAHAMDI Ramdan, maître de conférences à l'université de Batna, à Mr AYAD Fayçal, maître de conférences à l'université de Jijel, et à Mr DIBI Zohir chef du département d'électronique et maître de conférences à l'université de Batna, pour avoir accepté d'être les examinateurs de ce mémoire.

Mes remerciements ne seraient pas complets si je n'exprimais pas ma profonde gratitude à toutes les personnes qui ont collaboré de près ou de loin à la réalisation de ce travail, en particulier, tout le personnel du département d'électronique à l'université de Batna, pour leur bonne humeur et leur disponibilité.

Mes derniers remerciements vont à ma famille et mes amis, et surtout à tous les collègues du Laboratoire de l'Electronique Avancée qui m'ont tous entouré et m'ont donné la force de passer les moments difficiles.

Je dédie ce travail à : Mon cher père, Ma chère mère, Mes frères, Mes sœurs, La famille Hamdiken, Toute ma famille et tous mes collègues.

### Table des Matières

Introduction générale	II
Chapitre I: Transistor MOSFET: effets physiques et propriétés électriques	
I.1 Introduction	2
I.2 Transistor MOS	3
I.2.1 La structure MOS	3
I.2.2 Principe et régimes de fonctionnement	3
I.2.2.1 Régime linéaire	5
I.2.2.2 Régime de saturation	7
I.3 Technologie SOI	8
I.3.1 La technologie SOI à une grille	8
I.3.1.1 Avantages de la technologie SOI par rapport au MOSFET bulk	10
I.3.1.2 Inconvénient majeur de la technologie SOI	12
I.3.2 Les transistors à grilles multiples	13
I.3.2.1 Avantages des transistors à grilles multiples	16
I.3.2.2 Inconvenant des transistors à grilles multiples	16
I.4 Technologie MOSFET double-grille	16
I.4.1 Les différentes catégories de la technologie MOSFET double-grille	17
I.4.1.1 Le transistor MOS double-grille planaire	17
I.4.1.2 Le transistor MOS double-grille quasi-planaire: le FinFET	17
I.4.1.3 Le transistor MOS double-grille vertical	
I.4.2 Modes de fonctionnement du transistor MOS double-grille planaire	
I.4.3 Propriétés électriques du MOSFET double-grille	
I.4.3.1 Définition de la tension de seuil	
I.4.3.2 Etat passant	
I.4.3.3 Etat bloqué	23
I.4.4 Contrôle des effets canaux courts	24
I.5 Conclusion	

### Chapitre II: Algorithmes Génétiques

II.1 Introduction	
II.2 Algorithmes évolutionnaires	
II.3 Algorithmes génétiques	30
II.3.1 Théorie des algorithmes génétiques AGs	31
II.3.2 Principe de fonctionnement des algorithmes génétiques AGs	32
II.3.3 Les caractéristiques des algorithmes génétiques	33
II.3.3.1 Codage	33
II.3.3.2 Espace de recherche des solutions	35
II.3.3.3 Fonction d'évaluation (fitness) et le hasard	36
II.3.4 Opérateurs génétiques	36
II.3.4.1 Opérateur de sélection	36
II.3.4.2 Opérateur de croisement ou Crossover	39
II.3.4.3 Opérateur de mutation	41
II.3.4.4 Opérateur de remplacement	41
II.3.5 Critères de convergence	42
II.3.6 Grandes étapes de l'algorithme génétique	43
II.3.7 Caractéristiques principales de l'optimisation génétique	44
II.3.8 Avantages et inconvénients des algorithmes génétiques	45
II.3.8.1 Avantages des AGs	
II.3.8.2 Inconvénients des AGs	45
II.4 Conclusion	46

### Chapitre III: Approches et Méthodes de Modélisation des Dispositifs CMOS

III.1 Introduction	. 48
III.2 Modélisation analytique compacte du MOSFET double grille à canal long	. 48
III.3 Caractéristiques du modèle idéal de transistor MOS double-grille	. 49
III.4 Différents modèles compacts du MOSFET double-grille	. 49
III.4.1 Modèles en tension de seuil du MOSFET double-grille symétrique	. 50
III.4.1.1 Modèle de M. Reyboz/T. Poiroux	. 50
III.4.2 Modèles en potentiel de surface du MOSFET double-grille	. 50
III.4.2.1 Modèle de A. Ortiz-Conde	. 50
III.4.2.2 Modèle de Y. Taur	. 51
III.4.3 Modèles en charge du MOSFET double-grille	. 52

III.4.3.1 Modèle de J. He	
III.4.3.2 Modèle de B. Iñíguez	53
III.5 Simulation numérique du MOSFET double grille (DG MOSFET)	55
III.5.1 Résolution de l'équation de poisson	55
III.5.2 Conditions aux limites	
III.5.3 Résolution de la fonction d'onde (formalisme NEGF):	57
III.6 Conclusion	61

### Chapitre IV: Résultats et Discussions

IV.1 Introduction	63
IV.2 Optimisation du transistor DG MOSFET par les algorithmes génétiques	63
IV.2.1 Définition et analyse du modèle compact du DG MOSFET à canal court	65
IV.2.2 Procédé d'évaluation (fonction de fitness)	66
IV.3 Résultats et discussions	67
IV.3.1 Implémentation des paramètres de la technique (AG)	67
IV.3.2 Validation du modèle pour un dispositif à canal court	68
IV.3.3 Domaine de validité du modèle	70
IV.3.4 Sensibilité de l'approche proposée	71
IV.3.5 Application et comparaison avec la technique d'optimisation PSO " Optimisat	tion
par essaim de particule "	74
IV.3.5.1 Processus d'optimisation par PSO	74
IV.3.5.2 Confrontation modèle analytique - résultats numérique (NEGF)	76
IV.4 Conclusion	78
Conclusion générale	81
Bibliographie	84

**INTRODUCTION GENERALE** 

#### Introduction générale

Les débuts de la microélectronique moderne coïncident avec la mise au point de la technologie Metal-Oxide-Semi-conducteur (MOS), en 1970. Cette technologie permet de fabriquer des transistors plus petits et plus rapides [1]. Une course à la densité, à la vitesse et à la faible consommation commence. Cette croissance de la densité passe par un processus de miniaturisation des dispositifs, qui tente de maintenir les caractéristiques électriques constantes. Plusieurs façons de procéder ont vu le jour, le principal problème de la miniaturisation étant la dépendance directe des caractéristiques électriques vis à vis des paramètres physiques contrôlables. Ceci entraîne de nombreux effets parasites qui modifient les performances et la consommation d'énergie des systèmes.

La caractérisation électrique d'un dispositif est d'une grande importance et exige une attention particulière dans le développement des technologies MOSFET avancées. Le choix de la longueur du canal, l'épaisseur d'oxyde de grille, le dopage de substrat et la technologie de Source/Drain déterminent en grande partie les performances du dispositif. En concevant des dispositifs plus petits, on doit également considérer l'impact de la réduction des dimensions sur la fiabilité des circuits intégrés.

Toutefois, après quasiment une vingtaine d'années de course effrénée à la réduction des dimensions des composants électroniques, les problèmes ne se limitent plus aux seules difficultés de réalisation. Nous voyons apparaître, à présent, des phénomènes d'ordre théorique remettant en cause les avantages qu'offrait la technologie CMOS [2]. Parmi ces phénomènes, nous avons notamment l'abaissement de la barrière de potentiel au niveau du drain (DIBL), les effets canaux courts (SCE), les phénomènes de nature quantique, le courant tunnel de grille, la fluctuation aléatoire des dopants. Pour contourner ces difficultés, l'une des solutions consistant à modifier l'architecture des composants actuels, notamment l'augmentation du nombre de grilles afin d'avoir un meilleur contrôle du flux de courant, paraît une solution de choix pour l'avenir de la microélectronique [3]. Mais ces dispositifs, pour pouvoir être utilisés par les concepteurs de circuits intégrés, ont besoin d'être modélisés sous la forme de modèles compacts interprétables par des simulateurs de circuits. Ces modèles compacts doivent être capables de décrire le plus exactement possible le comportement électrique de ces dispositifs. La simulation des composants microélectroniques a donc besoin de nouvelles théories et techniques de modélisation (les techniques de l'intelligence artificielle, les techniques évolutionnaires,...) améliorant la compréhension physique des dispositifs de taille micro et nanométrique.

Les algorithmes évolutionnistes ou algorithmes évolutionnaires (evolutionary computation), sont une famille d'algorithmes s'inspirant de la théorie de l'évolution pour résoudre des problèmes divers [4]. Leur principe est de simuler l'évolution d'une population d'individus divers auquel on applique différents opérateurs génétiques et que l'on soumet à chaque génération à une sélection. Ces algorithmes sont de plus en plus utilisés dans l'industrie car ils sont particulièrement adaptés aux problèmes d'optimisation comportant de nombreux paramètres.

Le domaine de la modélisation et la simulation des composants microélectroniques peut être considéré comme un champ important d'applications des techniques évolutionnaires. Par conséquent, l'étude de la possibilité d'utilisation de ces techniques dans le domaine de la microélectronique, notamment sous forme des optimisateurs et des simulateurs des composants microélectroniques, s'avère nécessaire. En ce sens, les techniques évolutionnaires sont considérées comme un outil supplémentaire entre les mains de l'ingénieur et du chercheur, plutôt que comme un substitut aux méthodes plus classiques. Ces outils sont susceptibles d'apporter des éléments de réponse là où les procédures analytiques montrent leurs limites.

Ce travail présente le principe des techniques évolutionnaires et leurs applications dans le domaine de la modélisation et la simulation des composants électroniques nanométriques. Notre mémoire s'articulera autour de quatre grands axes:

Le premier chapitre présente brièvement le transistor MOS bulk ainsi que les problèmes engendrés par sa miniaturisation, évoque ensuite les solutions technologiques possibles pour répondre à ces problèmes, expose ainsi la technologie SOI avec ses solutions émergentes et détaille les principales caractéristiques électriques du transistor MOS double-grille.

Le deuxième chapitre destiné à la présentation de principe des algorithmes génétiques, expose les bases nécessaires à la compréhension des méthodes d'optimisation par les algorithmes génétiques (AGs) et donne leurs applications dans les différents domaines d'optimisation.

Le troisième chapitre présente l'état de l'art des travaux récemment publiés et les plus significatifs dans le domaine de la modélisation compacte du transistor MOS à double-grille et leurs limites et marges de validité, expose ensuite l'approche de la modélisation numérique du MOSFET double-grille aux dimensions ultimes basée sur le formalisme des fonctions de Green hors-équilibre (NEGF) afin de développer notre base de données qui sera utilisée pour le développement de nos approches génétiques.

Dans le dernier chapitre, nous exposerons notre modèle compact du transistor DG MOSFET à canal court. Ce modèle est basé sur des paramètres d'ajustement qui seront optimisés par les techniques évolutionnaires décrites auparavant (GA et PSO).

Une conclusion synthétise les résultats obtenus et donne un aperçu de perspectives qui peuvent être développées pour mieux comprendre ce sujet.

# CHAPITRE I TRANSISTOR MOSFET: EFFETS PHYSIQUES ET PROPRIETES ELECTRIQUES

#### **I.1 Introduction**

C'est en 1960 que Kahng et Attala ont présenté le premier transistor MOS sur Silicium en utilisant une grille isolée dont le diélectrique de grille était en oxyde de silicium SiO<sub>2</sub>. Le silicium fut un choix très judicieux. Il est l'élément le plus abondant de la croûte terrestre, après l'oxygène. De plus son oxyde est non seulement un très bon isolant électrique mais il s'est aussi révélé parfaitement adapté pour former des couches dites de passivation protégeant les circuits, accroissant remarquablement leur fiabilité.

Les transistors MOS sur silicium, plus simples et moins chers que leurs concurrents bipolaires, mais intrinsèquement moins performants à génération technologique équivalente, ont connu leur essor dans les années 70-80 grâce à la technologie CMOS inventée en 1968 qui consomme très peu d'énergie. Depuis, les applications en logique CMOS mais aussi les mémoires qui constituent l'autre grande application des MOSFET ont bénéficié d'une très forte et continuelle augmentation de leur rapidité et de leur densité d'intégration.

En 1967, *Dennard* invente la mémoire DRAM (Dynamic Random Acces Memory) par association d'un transistor MOSFET et d'une capacité de stockage. 1971 est l'année de la conception du premier microprocesseur par *Hoof et al* de la société Intel. Il s'agit d'un processeur 4 bits (Intel 4004) de 3mm par 4mm comportant 2300 transistors ayant une longueur de 8µm (Fig. I.1a).

Depuis lors de nombreuses autres nouvelles technologies ont permit, sans changer vraiment les méthodes de fabrication de réduire la taille des transistors et ainsi la densité des mémoires et la puissance des microprocesseurs.

Cette course à la miniaturisation permet aujourd'hui de concevoir des transistors d'une longueur de 130nm tel que celui présenté sur la figure I.1b. Ce qui permet de concevoir des processeurs tels que le Pentium IV (Intel) qui comporte environs 40 millions de transistors.



**(a)** 



**(b)** 

Figure I.1 : Processeur Intel : (a) Intel 4004 et (b) Intel Pentium IV [5]

#### **I.2 Transistor MOS**

#### I.2.1 La structure MOS

Avant de présenter les équations permettant le calcul du courant de drain du transistor MOS, il est nécessaire de définir les différentes notations utilisées [6].



Figure I.3. Vue schématique du transistor MOS de type N [6].

Le transistor MOS (ou MOSFET pour transistor Métal-Oxyde-Semiconducteur à effet de champ) à canal N est un dispositif quadripolaire constitué d'une couche conductrice (métal ou polysilicium fortement dopé) appelée électrode de grille (*G*), de source (*S*), de drain (*D*) et de substrat (*B*) semiconducteur sur lequel repose une fine couche d'oxyde isolant (*SiO*<sub>2</sub>) d'épaisseur  $t_{ox}$  (Fig. I.3). La longueur du transistor, notée *L*, correspond à la longueur de sa grille (recouvre légèrement les régions de source et de drain) et sa largeur est notée *W*. La région entre les jonctions de source et de drain est appelée la région du canal et est définie par sa longueur *L* et sa largeur *W*. Nous considèrerons par la suite un transistor à canal surfacique, c'est-à-dire dont la conduction est assurée par les porteurs minoritaires du substrat (électrons dans le cas d'un NMOSFET), à l'interface entre le diélectrique de grille et le substrat.

Notons que le MOSFET possède deux électrodes supplémentaires par rapport à la capacité MOS, qui sont constituées de deux caissons dopés  $N^+$  pour un *NMOS* (réservoirs à électrons). Ainsi, de nombreuses propriétés du transistor MOS découlent de celles de la capacité MOS.

#### I.2.2 Principe et régimes de fonctionnement

Le principe de fonctionnement du transistor MOS (ou MOSFET) repose sur la modulation d'une densité de porteurs d'une zone semi-conductrice par un champ électrique qui lui est perpendiculaire. Ce champ électrique est appliqué par l'électrode de commande (la grille) à travers un isolant (diélectrique de grille). Les porteurs créés sont des charges mobiles: électrons dans le cas d'un transistor *NMOS*, trous dans le cas d'un transistor *PMOS*. Lorsque la

tension appliquée sur la grille  $V_{GS}$  est supérieure à une tension seuil appelée tension de seuil, notée  $V_{th}$ , ces charges mobiles constituent un canal de conduction entre la source et le drain. Lorsqu'une différence de potentiel,  $V_{DS}$ , est appliquée entre la source et le drain, les porteurs affluant (côté source, de façon conventionnelle) sont collectés par le drain sous la forme d'un courant. Nous parlons de transistor *NMOS* lorsque le substrat est dopé avec des atomes de type accepteur et que les porteurs minoritaires sont les électrons. Dans ce cas, les régions de source et de drain sont fortement dopées avec des atomes de type donneur (une conduction assurée par des électrons). Le transistor *PMOS* possède un substrat dopé avec des atomes de type accepteur et les porteurs minoritaires sont les trous. Ainsi, de façon macroscopique, le transistor MOS se comporte comme un dispositif régulant un courant entre deux électrodes par une commande en tension.

Rappelons qu'il existe trois valeurs particulières de la tension  $V_{GS}$ :

- $V_{FB}$ : tension  $V_{GS}$  à appliquer pour que  $\psi_S = 0$  au niveau de la source (aussi appelée tension de bandes plates).
- $V_{mg}$ : tension  $V_{GS}$  à appliquer pour que  $\psi_S = \phi_F$  au niveau de la source.
- $V_{th}$ : tension  $V_{GS}$  à appliquer pour que  $\psi_S = 2\phi_F \phi_c$  (0) au niveau de la source.

Notons l'apparition de l'écart entre les quasi-niveaux de Fermi,  $\phi_c$ , qui dépendent de la tension  $V_{DS}$ . En effet, les zones de drain et de source imposent un écart entre les quasiniveaux de Fermi des électrons,  $E_{Fn}$ , et des trous,  $E_{Fp}$ , aux bornes du canal. Cet écart,  $\phi_c$ , est égal à  $(E_{Fp} - E_{Fn})/q$  et prend pour valeur à la source  $\phi_c(0) = V_{SB}$  et au drain  $\phi_c(L) = V_{DB} - V_{SB}$ . Le substrat étant de type *P*, le quasi-niveau de Fermi des trous,  $E_{Fp}$  est égal au niveau de Fermi dans le volume du semiconducteur,  $E_F$ , et ne varie pas le long du canal : seul le niveau énergétique  $E_{Fn}$  varie (Fig. I.4).



Figure I.4. Diagramme de bandes du transistor MOS en régime d'inversion forte suivant l'axe y en un point quelconque du canal [6].

La courbure des bandes d'énergie du semiconducteur est notée  $\psi(y)$  et la courbure totale correspond au potentiel de surface,  $\psi_s$ . Le choix du sens des flèches a pour origine la tension que l'on applique entre la grille et le substrat. Cela revient à faire la différence entre les niveaux de Fermi du métal et du semiconducteur.

Le potentiel de volume du semiconducteur  $\phi_F$  a pour expression [7] :

$$\phi_F = \frac{kT}{q} \ln\left(\frac{N_A}{n_i}\right) = \frac{1}{\beta} \ln\left(\frac{N_A}{n_i}\right) = -\frac{1}{q} \left(E_F - E_i\right)$$
(I.1)

Les paramètres importants du transistor sont les suivants :

- La tension sous le seuil (*V<sub>th</sub>*) est la tension de grille nécessaire à la formation d'un canal de conduction (couche d'inversion) entre la source et le drain. La tension de seuil typique d'un nanoMOSFET est comprise entre 0.2 et 0.4 V.
- La transconductance ou gain (g<sub>m</sub>) est définie par :

$$g_m = \left(\frac{\partial I_{DS}}{\partial V_{GS}}\right)_{V_{DS} = cte}$$
(I.2)

et doit être la plus élevée possible. La transconductance augmente très rapidement lorsque la longueur de canal devient inférieure à 100 nm.

• La conductance du canal (*g*<sub>DS</sub>) donnée par :

$$g_{DS} = \left(\frac{\partial I_{DS}}{\partial V_{DS}}\right)_{V_{GS} = cte}$$
(I.3)

• La pente sous le seuil : elle représente la tension de grille à appliquer (en régime sous le seuil) pour augmenter le courant de drain d'une décade :

$$S = \frac{dV_{GS}}{d(\log I_{DS})} \tag{I.4}$$

#### I.2.2.1 Régime linéaire

Le courant total près de l'interface Si-SiO2 est la somme des courants de diffusion et de conduction des porteurs libres. En inversion, on considère que la concentration de majoritaires est nulle dans le canal et on peut écrire [8] :

$$\vec{J}(x,y) = q \left( \mu_n n \vec{\xi} + D_n \vec{\nabla} n \right) = \vec{J}_n$$
(I.5)

où :  $\mu_n$  est la mobilité des électrons en champ faible dans la couche d'inversion,  $D_n$  le coefficient de diffusion des électrons et  $\overrightarrow{\nabla}_n$  le gradient de concentration. Si on se place dans l'approximation graduelle de Shockley [9], c'est à dire lorsque le transistor fonctionne en

mode non saturé ou encore lorsque le canal n'est pas pincé, on considère que les lignes de champ sont parallèles à l'interface, (I.5) devient :

$$J_n = \underbrace{q\mu_n n\xi_x}_{J_1} + \underbrace{qD_n grad_x n}_{J_2}$$
(I.6)

 $\xi_x$  étant le champ suivant l'axe x (Fig I.3),  $J_1$  est la composante de dérive (due au champ) et  $J_2$ représente le courant de diffusion.

Considérant le coefficient d'Einstein  $D_n = \mu_n kT/q$  où  $\mu_n$  est la mobilité des électrons supposée constante, et sachant que  $\zeta_x$  dérive d'un potentiel scalaire (ce qui se traduit par :  $\xi_x = -grad(\phi_c)$ ), (I.6) peut se simplifier en [8] :

$$J_n = -q\mu_n n \frac{d\phi_c}{dx} \tag{I.7}$$

où les relations en potentiel sont données par :

$$\phi_c (x = 0) = -V_{BS}$$
  

$$\phi_c (x = L_G) = V_{DS} - V_{BS}$$
  

$$\phi_c (0 < x < L_G) = V(x) - V_{BS}$$

Le courant total s'obtient en intégrant la densité  $J_n$  sur toute l'épaisseur de la couche d'inversion  $y_i$  du transistor de largeur  $W_G$ :

$$I_{DS} = -W_G \int_{y_i}^0 J_n dy = W_G \int_{y_i}^0 q\mu_n n \frac{d\phi_c}{dx} dy = W_G \mu_n \frac{d\phi_c}{dx} \int_{y_i}^0 n dy$$
(I.8)

de plus  $I_{DS}$  étant constant tout le long du canal, il vient :

$$\int_{L_G}^0 I_{DS} dx = I_{DS} L_G = -W_G \mu_n \int_{-V_{BS}}^{V_{DS} - V_{BS}} Q_n d\phi_c$$
(I.9)

où  $Q_n = \int_{y_i}^0 n dy$ . D'autre part l'influence de  $V_{BS}$  étant identique en tout point du canal sur les

concentrations de porteurs libres, (I.9) se réécrit :

$$I_{DS} = -\frac{\mu_n W}{L_G} \int_0^{V_{DS}} Q_n(V) dV = -\frac{\mu_n W}{L_G} \int_0^{V_{DS}} (Q_{SC} - Q_D)(V) dV$$
(I.10)

 $Q_{SC}$  peut être considéré comme la charge totale du semi-conducteur à laquelle on doit soustraire la charge  $Q_D$  de la zone désertée sous la zone d'inversion.

$$Q_{SC} = C_{OX} \left( V_{GS} - \phi_c - \phi_{ms} + \frac{Q_{OX}}{C_{OX}} - 2\phi_F \right)$$
(I.11)

$$Q_D = -\sqrt{2N_A \varepsilon_{Si} (\phi_c - V_{BS} + 2\phi_F)}$$
(I.12)

Pour obtenir l'expression de  $I_{DS}$  il faut maintenant reporter (I.11) et (I.12) dans (I.10), le courant  $I_{DS}$  se récrit alors sous la forme simplifiée :

$$I_{DS} = \frac{W_G}{L_G} \mu_n C_{OX} V_{DS} \left[ V_{GS} - \underbrace{V_{FB} - 2\phi_F - \gamma (-V_{BS} + 2\phi_F)^{1/2}}_{V_{th}} - V_{DS} \underbrace{\frac{1}{2} \left( 1 + \frac{\gamma}{2} (-V_{BS} + 2\phi_F)^{-1/2} \right)}_{\alpha} \right]$$
(I.13)

ce qui permet d'exprimer le courant de Drain d'un transistor MOS en régime linéaire sous sa forme synthétique :

$$I_{DS} = \frac{W_G}{L_G} \mu_n C_{OX} \left[ V_{GS} - V_{th} - \frac{\alpha}{2} V_{DS} \right] V_{DS}$$
(I.14)

#### I.2.2.2 Régime de saturation

Lorsque la tension de Drain augmente, la zone de charge d'espace (*ZCE*) s'étend et réduit la charge d'inversion à la pointe du Drain. Le transistor rentre en mode de saturation lorsque  $V_{DS}$  est suffisamment grand pour que  $Q_{inv}(x = L_{eff})$  soit quasiment nulle. Ceci se produit pour  $V_D$  égal à  $V_{Dsat}$ . On a alors :

$$V_{Dsat} = \frac{V_{GS} - V_T}{\alpha} \tag{I.15}$$

Il existe une autre approche pour déterminer la tension de drain de saturation. Il suffit de considérer que pour  $V_{DS} > V_{DSsat}$  le courant de drain ne varie pratiquement plus (cas idéal) ce qui revient à résoudre :

$$G_d = \frac{\partial I_{DS}}{\partial V_{DS}}\Big|_{V_{DS_{val}}}$$
(I.16)

Ceci permet de retrouver l'expression de IDSsat couramment utilisée :

$$I_{DS_{sat}} = \frac{W_G}{L_G} \mu_n C_{OX} \frac{(V_{GS} - V_T)^2}{2\alpha}$$
(I.17)

Les figures I.5a, I.5b, I.6a et I.6b [10], montrent les caractéristiques  $I_{DS}(V_{GS})$  et  $I_{DS}(V_{DS})$  calculées (avec (I.14) et (I.17)) et mesurées, pour un transistor à canal long ( $W_G/L_G = 10/10\mu$ m) et un transistor à canal court ( $W_G/L_G = 10/0.13\mu$ m). On peut y observer une divergence entre le modèle et la mesure lorsque les tensions de Grille et de Drain augmentent. Sur les petites géométries, l'écart s'accentue, ce qui met en évidence la nécessité d'affiner les équations en incluant les effets liés à la diminution des dimensions des transistors MOSFET. Dans la section suivante, nous allons présenter ces effets, en partant de leurs origines physiques, pour arriver à une quantification mathématique permettant d'inclure leurs impacts sur le comportement électrique des dispositifs. Nous allons en particulier décrire la réduction

de la mobilité des porteurs dans le canal sous l'influence du champ électrique, la modulation de la longueur du canal liée à l'extension de la zone de charge d'espace de la jonction Drain-Substrat.



Figure I.5 : Comparaison entre la modélisation et la mesure du courant de Drain en régime linéaire pour un transistor MOS avec un oxyde ultra mince  $T_{ox} = 2.1$ nm (a) MOS à canal N long ( $W_{eff}/L_{eff} = 10/10\mu$ m) et (b) MOS à canal N court ( $W_{eff}/L_{eff} = 10/0.13\mu$ m) [10]



Figure I.6 : Comparaison entre la modélisation et la mesure du courant de drain en fonction de la tension de Drain pour différentes valeurs de la tension de Grille pour un transistor MOS avec un oxyde ultra mince  $T_{ox} = 2.1$ nm (a) MOS à canal N long ( $W_{eff}/L_{eff} = 10/10\mu$ m) et (b) MOS à canal N court ( $W_{eff}/L_{eff} = 10/0.13\mu$ m) [10]

#### I.3 Technologie SOI

#### I.3.1 La technologie SOI à une grille

Le terme SOI (*Silicon On Insulator*) signifie littéralement silicium-sur-isolant. Contrairement au MOSFET bulk (Fig. I.7a) où les composants sont réalisés sur un substrat de silicium – appelé parfois *bulk* – d'une épaisseur de l'ordre de  $600\mu m$  dont seuls les premiers microns en surface sont réellement utiles, le SOI est réalisé sur un film de Silicium au préalable posé sur une couche d'oxyde enterrée (Fig. I.7b). Le film de silicium a une épaisseur que nous noterons  $t_{Si}$ .



Figure I.7: Coupe schématique de transistors MOS (a) bulk et (b) SOI [12]

Toujours à l'opposé du transistor MOS bulk où le canal d'inversion est localisé à l'interface silicium-oxyde, la structure SOI a fait naître le concept d'inversion volumique [11]. La présence de l'oxyde enterré permet un meilleur contrôle du potentiel dans le canal par la grille que dans le transistor MOS sur silicium massif. Pour des films de silicium épais, la zone de déplétion dans le film n'atteint pas l'oxyde enterré ; nous parlons alors de transistor partiellement déplété (ou PDSOI, "*Partially Depleted SOI*"). Lorsque l'épaisseur du film est réduite et que la déplétion atteint l'oxyde enterré, le film est donc complètement déserté et la grille améliore le contrôle du potentiel dans le film ; nous parlons alors de transistor entièrement déplété (ou FDSOI, "*Fully Depleted SOI*"). La figure I.8 décrit ces deux structures.



Figure I.8 : Représentation schématique d'un transistor SOI : (a) entièrement déplété et (b) partiellement déplété [12]

Le fait que le SOI soit partiellement ou entièrement déplété dépend essentiellement de l'extension de la couche de désertion dans le film de silicium. La profondeur  $X_{Si}$  de la zone de désertion dans le film dépendra du dopage du film [13].

#### I.3.1.1 Avantages de la technologie SOI par rapport au MOSFET bulk

Les propriétés électriques de cette structure, en particulier du transistor SOI entièrement déserté (déplété ), sont dans l'ensemble bien meilleures comparées au transistor MOS bulk [14]. Il est d'ailleurs estimé que ce composant est un candidat susceptible de réussir l'intégration des dispositifs de dimensions longitudinales inférieures ou égales à 30*nm* [14]. Nous allons maintenant voir les principales propriétés de la technologie SOI par rapport au MOSFET bulk.

Les avantages de la technologie SOI sont multiples :

#### **Diminution des effets parasites**

- Par la seule présence de l'oxyde enterré, les capacités parasites sont considérablement réduites.
- Les capacités de jonction source-substrat et drain-substrat, qui correspondent à la capacité d'une jonction polarisée en inverse pour le MOSFET bulk, ne sont en réalité pour le SOI qu'une capacité d'oxyde C<sub>Box</sub>.
- Le transistor SOI présente, toujours par comparaison au transistor MOS bulk, un canal de conduction plus mince et isolé [14], une simplification des niveaux d'interconnexions au-dessus des transistors du fait de l'absence des caissons.
- lorsque le film de silicium est faiblement dopé, voire non dopé, il peut être entièrement déplété à tension de grille nulle, ce qui est également avantageux en ce qui concerne le courant de percement en surface.
- Elimination du *latch-up* sur le SOI., qui est présent sur le MOSFET bulk, (le *latch-up* est un phénomène parasite dû au déclenchement du thyristor parasite lié à la proximité des zones *N*+ et *P*+ de transistors nMOS et pMOS voisins).
- Sur le SOI (Fig. I.7b), ces zones sont totalement isolées et, ainsi, le claquage entre ces deux zones est impossible.
- La faculté d'augmenter la densité d'intégration est une conséquence directe de la suppression de cet effet parasite [14].

#### Amélioration du contrôle de la grille sur la charge de déplétion

• Les modèles de séparation de charge fournissent la proportion de la charge de déplétion contrôlée par la grille par rapport à celle contrôlée par la source et le drain.

Le rapport entre la charge de déplétion contrôlée par la grille et le drain (ou la source) est beaucoup plus important pour le transistor SOI, par comparaison au transistor MOS bulk, avec des dimensions identiques (L, W, t<sub>ox</sub>, X<sub>j</sub>).

Ce phénomène est d'autant plus marqué que la longueur du canal diminue comme le montre la figure I.9,





#### Amélioration de la pente sous le seuil

La pente sous le seuil est définie par :

$$SS = n\ln(10)\frac{kT}{q} \tag{I.18}$$

avec :  $n=1+(C_{dep}/C_{ox})$  est le facteur de substrat.



Figure I.10 : Circuit capacitif équivalent (a) d'un MOSFET bulk et (b) d'un SOI

Pour le transistor MOS bulk (Fig. I.10a), comme  $C_{dep}$  n'est pas négligeable, cela implique que n > 1. En revanche, pour le transistor SOI sur film mince, le film en entier est déplété avant que la tension n'atteigne la tension de seuil et donc  $C_{Si}$  est une constante, d'où :

$$SS = \frac{nkT}{e} \ln(10) \text{ où } n = \left(1 + \frac{C_{Si}}{C_{OX1}}\right) - \frac{\frac{C_{Si}}{C_{OX2}} - \frac{C_{Si}}{C_{OX1}}}{1 + \frac{C_{Si}}{C_{OX2}}}$$
(I.19)

 $C_{Si}$  désigne la capacité du film de silicium complètement déplété et  $C_{ox1}$ et  $C_{ox2}$ , les capacités d'oxyde situés respectivement dans la partie supérieure et la partie inférieure du film de silicium. À la figure I.10b,  $\Psi_{S1}$  et  $\Psi_{S2}$  désignent respectivement les potentiels de surface dans les régions supérieure et inférieure du film et, enfin,  $V_{G1}$ et  $V_{G2}$  correspondent aux polarisations des grilles, toujours dans la région supérieure et la région inférieure du film.

Habituellement, pour des films minces,  $C_{ox2} << C_{ox1}$  et  $C_{ox2} << C_{Si}$ , et donc nous obtenons une valeur de *n* proche de l'unité et la pente sous le seuil optimale. La pente sous le seuil à température ambiante est pratiquement maximale (= 60mV/dec pour *n*=1) en technologie SOI (Fig. I.11).



Figure I.11 : Comparaison de la pente sous le seuil du transistor MOS en technologies bulk et SOI, pour une géométrie constante [14]

#### I.3.1.2 Inconvénient majeur de la technologie SOI

Les avantages de la technologie SOI sont nombreux. Cependant, leur inconvénient majeur, surtout en ce qui concerne le PDSOI, est l'importance des effets canaux courts (Fig. I.12). La polarisation du drain peut induire des effets canaux courts par influence électrostatique à travers l'oxyde enterré. Cet effet néfaste devient conséquent surtout lorsque l'épaisseur d'oxyde est importante.



Figure I.12: Influence électrostatique sur le SOI à une grille [14]

Naturellement, réduire l'épaisseur d'oxyde ne ferait que réduire l'influence électrostatique ; en revanche, insérer une grille en-dessous de l'oxyde constituerait un bouclier qui bloquerait complètement les lignes de champs. Ceci permettrait directement de protéger le canal et de réduire les effets canaux courts. Cette structure est appelée double-grille et fera l'objet des chapitres suivants qui lui seront exclusivement dédiés. Le double-grille (DG) rentre dans le cadre des structures multi-grilles que nous allons présenter dans la section suivante.

#### I.3.2 Les transistors à grilles multiples

La technologie SOI à une grille ne permet pas de réduire les effets canaux courts en raison notamment de l'influence électrostatique. Cependant, l'ajout de grille autour de la couche de silicium, non seulement favorise l'isolement du canal de conduction, d'où sa protection, mais offre également un meilleur contrôle sur ce canal. En conséquence, nous voyons apparaître des structures SOI avec deux, trois, voire quatre grilles [14].

L'évolution des dispositifs SOI avec l'augmentation du nombre de grilles est illustrée en figure I.13 et figure I.14 :



Figure I.13 : Evolution (en recherche) de la technologie SOI au fil des années [14], [16]



Figure I.14 : Les différentes structures multi-grilles : SOI double-grille (2), SOI triplegrille (3), SOI quadruple-grille/Surrounding-gate (4), et grille en forme  $\Pi$  ou  $\Omega$  (3<sup>+</sup>)

Suivant le nombre de grilles qui contrôle le canal et leur positionnement autour du film de silicium, la dénomination des MOSFETs SOI diffère, ainsi nous trouvons dans la littérature :

Le double-grille : Le transistor MOS double-grille (DG) est constitué de deux grilles placées sur le plan horizontal. La figure I.14 présente l'architecture. Chaque grille exerce un contrôle sur le ou les canaux. Il existe une autre structure qui appartient à la catégorie du doublegrille bien qu'elle possède trois grilles ; elle est souvent appelée dans la littérature, le FinFET. Cette

structure dispose d'une « troisième grille » reliant les deux autres grilles. Par rapport à un dispositif MOSFET double-grille planaire, l'avantage d'un transistor FinFET est l'autoalignement intrinsèque des deux grilles. La « troisième grille» se trouve sur une couche d'oxyde de grille d'une épaisseur importante. De ce fait, elle n'effectue aucun contrôle sur le canal. Ainsi, seules les deux grilles latérales créent et contrôlent un canal d'inversion.

De plus, on observera qu'au niveau de la structure MOSFET doublegrille planaire, il existe deux variantes. Suivant la manière dont le dispositif est polarisé, nous assistons à des modes de fonctionnement différents. Nous avons ainsi le MOSFET double-grille en mode de fonctionnement symétrique et le MOSFET double-grille en mode de fonctionnement asymétrique. Nous reviendrons plus en détail sur ces deux types de dispositifs dans la section suivante.

Le triple-grille : Cette structure dispose de trois grilles (TG), dont une au-dessus de l'oxyde et une sur chaque face latérale (Fig. I.14). Les couches d'oxyde au contact de chacune des grilles ont une épaisseur suffisamment faible pour permettre la formation de trois canaux à l'intérieur du film de silicium [14].

Le triple<sup>+</sup>-grille : Ces transistors sont représentés à la figure I.15. Ils sont constitués non seulement de trois grilles positionnées au-dessus de l'oxyde de grille et sur les faces latérales, mais également de deux extensions.





Suivant la forme de ces extensions, l'architecture diffère [14]. Si ces extensions se développent verticalement dans l'oxyde enterré, soit suivant la continuité des grilles latérales, nous parlons de structure IIFET. Si ces extensions se développent horizontalement, soit perpendiculairement aux grilles latérales, nous parlons de  $\Omega$ FET. Ces extensions sont généralement obtenues en surgravant l'oxyde dans la phase de définition des zones actives. Leur rôle consiste à améliorer considérablement le contrôle électrostatique de la grille.

Le quadruple-grille : Ce composant possède quatre grilles (QG). La structure est décrite à la figure I.14. Le film de silicium est recouvert de grille sur les quatre faces, d'où leur autre nom : "*surrounding-gate*" [14]. Des études restent encore à mener pour déterminer tous les avantages de ce type de composant.

#### I.3.2.1 Avantages des transistors à grilles multiples

L'idée d'ajouter de plus en plus de grilles repose sur le fait que, si l'épaisseur du film actif de silicium entre les différentes grilles est suffisamment faible, ces grilles polarisées peuvent commander le volume global de silicium entre la source et le drain. La conduction s'effectuant alors de manière volumique et non plus surfacique [14], on s'attend à des effets avantageux pour la valeur du courant de drain. De plus, la prise de contrôle du canal se révélant plus importante, on s'affranchit des effets canaux courts liés à l'influence de  $V_{ds}$ : la diminution drastique de l'épaisseur d'isolant devient moins cruciale. Enfin, par leurs dispositions, les grilles font enseigne de bouclier contre les lignes de champs créées par la polarisation du drain et qui influent sur la circulation des électrons. Finalement, les performances sont nettement améliorées avec de telles architectures multi-grilles. A cet effet, elles font l'objet actuellement de recherches intenses dans de nombreux laboratoires.

#### I.3.2.2 Inconvenant des transistors à grilles multiples

L'un des inconvénients de ces structures est l'accroissement des résistances des extensions source et drain. De plus, les dimensions de la zone active étant réduites à moins de quelques dizaines de nanomètres dans toutes les directions, de multiples questions se posent quant à la physique du transport dans ces dispositifs : importance du transport balistique [17] ou par effet tunnel [18] entre source et drain. Finalement, le point qui reste de loin le plus critique réside, bien entendu, dans leur fabrication qui nécessite la mise en oeuvre de procédés plus que délicats.

#### I.4 Technologie MOSFET double-grille

Les transistors MOS double-grille (DG) sont regroupés en trois catégories suivant la direction du transport électronique et la direction du champ de grille par rapport au plan du substrat qui est le plan horizontal. Ainsi, pourrons-nous distinguer :

Le double-grille planaire : où le transport électronique s'effectue parallèlement au plan de substrat et le champ de grille est perpendiculaire au substrat.

Le double-grille quasi-planaire : où le transport électronique et le champ de grille sont parallèles au plan de substrat.

Le double-grille vertical : où le transport électronique est perpendiculaire au plan de substrat et le champ de grille est parallèle au substrat.

Ces trois catégories de double-grille possèdent des particularités technologiques – telles qu'une résolution lithographique et un alignement des grilles – totalement différentes. En conséquence de ces différences du point de vue technologique, les propriétés électriques demeurent nettement modifiées lorsque nous passons d'une catégorie à une autre. Nous allons maintenant discuter des points essentiels de ces trois structures double-grille.

I.4.1 Les différentes catégories de la technologie MOSFET double-grille





Figure I.16 : Orientation du transport électronique et effet de champ sur le MOSFET doublegrille planaire

L'architecture du MOSFET double-grille planaire est basée sur celle du SOI à une grille. L'oxyde enterré est placé sur un second empilement de grilles. Ces dispositifs ne nécessitent pas de résolution lithographique inférieure à la longueur de grille  $L_g$  car le procédé « *smart cut* » permet sans lithographie de réaliser des couches actives ultra-minces (<10*nm*).

I.4.1.2 Le transistor MOS double-grille quasi-planaire : le FinFET



Figure I.17 : Orientation du transport électronique et effet de champ sur le MOSFET doublegrille quasi-planaire

Le transistor MOS double-grille quasi-planaire est nommé FinFET. Il tire son nom de son canal en forme d'aileron (*Fin*). Les étapes de réalisation d'un tel dispositif sont schématisées sur la figure I.18. La zone active (en forme d'aileron ou de mur) et les caissons source et drain commencent par être dessinés. L'oxyde et le contact de grille sont ensuite déposés autour de l'aileron puis gravés.



Figure I.18 : Schéma d'une structure de FinFET quasi-planaire [19]

#### I.4.1.3 Le transistor MOS double-grille vertical



Figure I.19 : Orientation du transport électronique et effet de champ sur le MOSFET doublegrille vertical

L'avantage du transistor MOS double-grille vertical est que la longueur de grille n'est pas définie par lithographie. Cela permet d'atteindre dans la miniaturisation des longueurs de grille ultracourtes [20].

#### I.4.2 Modes de fonctionnement du transistor MOS double-grille planaire

Le transistor MOS double-grille planaire se divise principalement en deux types suivant le mode de fonctionnement retenu. Ainsi, distinguons-nous le MOSFET double-grille en mode de fonctionnement symétrique (SDG) et le MOSFET double-grille en mode de fonctionnement asymétrique (ADG). Le point commun de ces deux transistors est que les deux grilles sont polarisées simultanément. Il existe toutefois une structure double-grille où les grilles ne sont pas connectées électriquement et où leurs polarisations s'effectuent indépendamment. On parle dans ce cas, de double-grille à grilles indépendantes.

Par souci de clarté quant aux définitions du MOSFET double-grille symétrique et du MOSFET double-grille asymétrique, nous allons considérer la structure générique MOSFET double-grille présentée dans la figure I.20. Nous notons bien sur cette figure présente la forme planaire, avec une partie centrale qui représente la couche de silicium et qui constitue la partie active du composant. Nous symboliserons de manière générale les épaisseurs d'oxyde par  $t_{oxk}$ , et les différences de travaux de sortie entre le silicium et les grilles par  $\Delta \phi_k$ . L'épaisseur du film de silicium sera symbolisée par  $t_{Si}$ .



Figure I.20 : Structure générique d'un transistor MOS double-grille

Pour revenir à la distinction entre le transistor MOS double-grille symétrique et le transistor MOS double-grille asymétrique, il est aisé de voir que lorsqu'une polarisation identique est appliquée aux deux grilles, les tensions  $V_{GF}$  et  $V_{GB}$  chutent respectivement à travers les couches d'oxyde d'épaisseurs  $t_{ox1}$  et  $t_{ox2}$ . Outre ces réductions des polarisations des grilles liées à la présence des oxydes, nous remarquons des chutes additionnelles liées aux différences des travaux de sortie entre le silicium et les grilles ( $\Delta \phi_1$  et  $\Delta \phi_2$ ). Finalement, la tension au niveau d'une interface silicium-oxyde dépend aussi bien du  $t_{oxk}$  que du  $\Delta \phi_k$  correspondant. Il en résulte que si, sur une même structure, les grilles sont faites de même matériau (ce qui conduit à  $\Delta \phi_1 = \Delta \phi_2$ ) et les couches d'oxyde sont de même épaisseur ( $t_{ox1} = t_{ox2}$ ), les tensions sur les deux interfaces silicium-oxyde seront identiques. Par conséquent, au sein de la zone active, les porteurs subissent la même influence de la part des deux grilles. Cela conduit à une symétrie des courbures de bandes dans la direction

transversale au film. Dès lors, le MOSFET double-grille adopte un mode de fonctionnement symétrique. En revanche, s'il s'avère que sur la structure les épaisseurs d'oxyde sont différentes  $(t_{ox1} \neq t_{ox2})$  ou que les travaux de sortie sont différents  $(\Delta \phi_1 \neq \Delta \phi_2)$ , nous assistons à une asymétrie dans la répartition des porteurs dans le film. Ceci conduit à un mode de fonctionnement asymétrique.

#### I.4.3 Propriétés électriques du MOSFET double-grille

Le transistor MOS double-grille fait donc partie des architectures innovantes les plus prometteuses pour parvenir aux objectifs fixés par l'ITRS [21] pour les nœuds technologiques ultimes. Par comparaison avec le transistor MOS bulk et le transistor MOS SOI à une grille, l'ajout d'une seconde grille permet – à épaisseur d'oxyde constante – d'améliorer le contrôle électrostatique du canal et donc de lutter efficacement contre les *effets canaux courts*. De plus, grâce au phénomène d'inversion volumique, une amélioration de la mobilité effective des porteurs est attendue.

Nous allons, dans cette section, faire une étude comparative des propriétés électriques du MOSFET double-grille planaire avec celles des autres architectures SOI.

#### I.4.3.1 Définition de la tension de seuil

S'agissant du MOSFET bulk, la tension de seuil est communément définie comme la polarisation de la grille nécessaire pour que le potentiel de surface atteigne la valeur de  $2\phi_F$  (le régime de forte inversion). Cette définition est une solution approchée. Dans le transistor MOS double-grille, la forte inversion a lieu avant que le potentiel de surface n'atteigne la valeur de  $2\phi_F$  [14]. P. Francis *et al.* ont développé un modèle de mode d'inversion du MOSFET doublegrille à canal long où la tension de seuil est définie à partir de la caractéristique de la transconductance par la méthode dite TC « *Transconductance-Change* » [22-25]. Dans cette approche, la tension de seuil correspond à la polarisation de la grille pour laquelle la dérivée de la transconductance atteint son maximum. Concrètement, cela se traduit par :

$$\frac{d^2 I_{DS}}{dV_{GS}} = 0 \tag{I.20}$$

À cette condition, le potentiel de surface au seuil ( $\psi_{s_{-to}}$ ) peut s'écrire :

$$\psi_{S_{-to}} = 2\phi_F + \frac{kT}{e} \ln\left(\frac{\delta_f}{1 - \exp(-\alpha_f)}\right)$$
(I.21)

où 
$$\alpha_f = C_{OX} / 4C_{Si}$$
 et  $\delta_f = eQ_D / 8 \cdot kTC_{Si}$ 

Le « *S* » en indice sur  $\Psi_{S-th}$  est lié au fait que le potentiel est évalué à la surface, et le « *to* » au fait que nous considérons un dispositif à canal long. Le dernier terme dans l'expression du potentiel de surface (I.21) est négatif, ce qui conduit à ce que  $\Psi_{S-to}$  soit inférieur à  $2 \cdot \phi_F$ .

Ceci justifie, par conséquent, l'hypothèse selon laquelle la tension de seuil obtenue à  $\Psi_{S-to} = 2\phi_F$  n'est pas valide au niveau du transistor MOS double-grille.

En ce qui concerne les autres structures multi-grilles comme le MOSFET triplegrille et le MOSFET quadruple-grille, en raison du développement spatial suivant les trois dimensions, nous assistons à des effets de coins. Aussi, sous l'influence de deux grilles adjacentes, les régions de coins s'avèrent favorables au passage des porteurs. Ainsi peut-il se créer un canal de coins parasites. Ces effets ont été étudiés dans la thèse de R. Ritzenthaler [26]. Des travaux réalisés dans [27-30] relatent les approches utilisées pour définir la tension de seuil de ces structures à trois ou quatre grilles.

Pour revenir au MOSFET double-grille, la tension de seuil  $V_{to}$  se présente sous la forme suivante [22-25] :

$$V_{to} = \psi_{S_{to}} + V_{FB} + \frac{kT}{e} \frac{\alpha_f}{\delta_f} \sqrt{1 + \frac{\alpha_f}{\delta_f}}$$
(I.22)

avec :  $\Psi_{S-to}$  défini en (I.21)

L'analyse de cette solution nous permet de mieux comprendre les avantages que présente le transistor MOS double-grille par rapport au MOSFET bulk. La différence entre le potentiel de surface et  $2\phi_F$  dépend à la fois de l'épaisseur du film de silicium, de l'épaisseur d'oxyde et du dopage du canal. De plus, la tension de seuil est dépendante (comme dans le cas du MOSFET bulk) de la tension de bandes plates, laquelle est liée aux travaux de sortie des matériaux constituant les grilles. Ainsi, la tension de seuil du MOSFET double-grille est-elle liée à plusieurs paramètres que sont l'épaisseur du film, l'épaisseur d'oxyde, le dopage, et les travaux de sortie des matériaux des grilles. L'avantage de ceci est que par le biais de la dépendance de  $V_{to}$  à plusieurs paramètres technologiques, le technologue a une certaine flexibilité en ce qui concerne l'optimisation de la tension de seuil dans la course à la miniaturisation.

#### I.4.3.2 Etat passant

L'ajout de grille traduit un ajout de canal d'inversion en forte inversion. Ainsi, le courant à l'état passant  $I_{on}$  augmente-t-il quand le nombre de grilles augmente. Ceci se voit bien sur la figure I.23 où sont tracées les caractéristiques  $I_D-V_{DS}$  pour les différentes structures SOI multi-grilles de 15*nm* de longueur de canal. Nous notons bien un courant croissant avec l'augmentation du nombre de grilles ; à titre d'illustration et pour  $t_{Si} = 10nm$ ,  $I_{on}$  atteint 1623*A/m* sur le MOSFET SOI à une grille, 2138*A/m* sur le MOSFET double-grille, 2420*A/m* sur le MOSFET triple-grille, et enfin 2815*A/m* sur le MOSFET quadruple-grille.

Cependant, cette augmentation de  $I_{on}$  n'est pas proportionnelle au nombre de grilles ; les caractéristiques normalisées par le nombre de grilles représentées en tirets sont diminuées quand le nombre de grilles augmente. Ainsi, deux MOSFETs double-grille en parallèle débitent plus de courant qu'un MOSFET quadruple-grille. De manière générale, il faut noter que, dans tous ces dispositifs SOI, le courant est supérieur au courant recommandé par l'ITRS [21], 1020*A/m*. La diminution de  $t_{Si}$  réduit de façon quasi-proportionnelle le courant  $I_{on}$ , ainsi le courant du MOSFET double-grille varie-t-il de 2420 à 1280*A/m* pour  $t_{Si}$  variant de 10 à 5*nm*.



Figure I.23 : Caractéristiques  $I_D - V_{DS}$  des multi-grilles pour L=15nm, (a)  $t_{Si} = 5nm$  et (b) 10nm. En tirets, le courant est divisé par le nombre de grilles ; 1 pour le MOSFET SOI à une grille (SG), 2 pour le MOSFET double-grille (DG), 3 pour le MOSFET triple-grille (TG) et 4 pour le MOSFET quadruple-grille [31]

La transconductance  $g_m$  est aussi améliorée avec le nombre de grilles (Fig. I.24). Pour  $t_{Si}$ = 10*nm*,  $g_m$  atteint 4170*S/m* sur le MOSFET double-grille, 5700*S/m* sur le MOSFET triplegrille et 7070*S/m* sur le MOSFET quadruple-grille. Cette augmentation n'est pas non plus proportionnelle au nombre de grilles. La diminution de l'épaisseur du dispositif réduit la transconductance.



Fig. I.24: Caractéristiques  $I_D - V_{GS}$  des multi-grilles pour L = 15nm, (a)  $t_{Si} = 5 nm$  et (b)  $t_{Si} = 10nm$  [31]

#### I.4.3.3 Etat bloqué

À la figure I.25, nous constatons que les caractéristiques du dispositif MOSFET SOI à une grille sont fortement dégradées en raison des effets canaux courts qui sont quasiment incontrôlés. Les structures simulées sur cette figure correspondent à des transistors MOS de 15*nm* de longueur de canal. La valeur de la pente sous le seuil *SS* est supérieure à 100mV/dec. Il ressort de cette figure que le comportement sous le seuil s'améliore nettement avec le nombre de grilles croissant, et ce en raison d'une amélioration du contrôle électrostatique. Par exemple, pour une film d'épaisseur de 10nm, *SS* vaut 110mV / dec sur le MOSFET double-grille, 96mV / dec sur le MOSFET triple-grille et enfin 83mV / dec sur le MOSFET quadruple grille. La réduction de  $t_{Si}$  a aussi un effet bénéfique sur *SS* : lorsque  $t_{Si}$  passe de 10 à 5nm, *SS* passe de 110 à 80mV / dec dans le MOSFET double-grille.

L'explication de cet effet vient toujours du contrôle du canal, lequel est bien meilleur lorsque les deux grilles sont proches, c'est à dire lorsque  $t_{Si}$  est faible.

Finalement, nous pouvons conclure que le pouvoir bloquant des transistors est amélioré par la réduction de l'épaisseur de la zone active  $t_{Si}$ . A  $t_{Si} = 10 nm$ , il faudrait quatre grilles pour garder des valeurs de *SS* acceptables (*SS* < 80*mV* / *dec* pour L=15*nm*), tandis qu'à  $t_{Si} = 5 nm$ , il n'en faudrait que deux.



Figure I.25: Caractéristiques  $I_D - V_{GS}$  en échelle logarithmique des SOI multi-grilles pour L=15nm, (a)  $t_{Si} = 5nm$  et (b) 10nm [31]

#### I.4.4 Contrôle des effets canaux courts

Ainsi que nous l'avons mentionné précédemment, le canal est protégé contre les lignes de champs latéraux par la présence d'une seconde grille. Ainsi, via le couplage entre les grilles, les effets néfastes induits par les champs latéraux grandissants sont limités. Naturellement, ce couplage est d'autant plus important que la proximité des grilles est importante et donc que l'épaisseur du film est faible. Alors, l'épaisseur du film joue un rôle important dans le contrôle des effets canaux courts. Ainsi, dans le transistor MOS double-grille, outre les paramètres géométriques et physiques que l'on a généralement l'habitude d'optimiser dans la miniaturisation du MOSFET bulk, il est crucial de tenir compte de  $t_{si}$ . Le bon contrôle des effets canaux courts obtenu avec la minceur du film de silicium et le couplage des grilles se reflète non seulement sur les valeurs de la pente sous le seuil (*SS*) comme illustré à la figure I.26, mais également sur celles du DIBL et du partage de charges.



Figure I.26 : Minimisation de la dégradation de la pente sous le seuil avec l'augmentation du nombre de grilles à  $W=t_{Si} = 30nm$ ,  $t_{ox} = 3nm$ , 0,  $V_{DS}=1$  V [14]

En ce qui concerne le DIBL, les résultats offerts par le MOSFET double-grille sont encore beaucoup plus satisfaisants. La mesure du DIBL donne une indication sur l'évolution de la hauteur de la barrière de potentiel en entrée de canal. Cette barrière, en entrée de canal, qui assure le blocage du transistor, a un abaissement moins important lorsque  $V_{DS}$  augmente. La comparaison des bandes de conduction du transistor MOS SOI à une grille et du transistor MOS double-grille sur la figure I.27 illustre clairement une plus faible diminution de la hauteur de barrière sur le transistor MOS double-grille que sur le transistor MOS SOI à une grille.



Figure I.27 : Coupes longitudinales de la bande de conduction sur (a) un MOSFET SOI à une grille et (b) un MOSFET double-grille, pour  $V_{GS} = 0V$  suivant la profondeur du film de silicium à  $V_{DS}$  faible et fort.  $L_c = 15nm$  et  $t_{Si} = 5nm$  [31]

Le contrôle est donc logiquement bien renforcé par ajout de grilles, c'est la raison pour laquelle le DIBL est plus faible sur le MOSFET quadruple-grille que sur le MOSFET triplegrille, le MOSFET double-grille et également sur le MOSFET SOI à une grille à dimensions égales (Fig. I.28).



Figure I.28 : Minimisation du DIBL avec l'augmentation du nombre de grille pour W = tsi = 10nm [14]

#### **I.5** Conclusion

Pour conclure, nous pouvons souligner que le transistor MOS double-grille est intéressant compte tenu des performances électriques qu'il offre. La difficulté majeure dans son développement se situe au niveau technologique. Plus précisément, concernant le transistor MOS double-grille planaire, la difficulté est l'alignement des deux grilles.
# CHAPITRE II ALGORITHMES GENETIQUES

## **II.1 Introduction**

C'est en 1860 que Charles Darwin publie son livre intitulé « *L'origine des espèces au moyen de la sélection naturelle ou la lutte pour l'existence dans la nature »* [32]. Dans ce livre, Darwin rejette l'existence «de systèmes naturels figés», déjà adaptés pour toujours à toutes les conditions extérieures, et expose sa théorie de l'évolution des espèces : sous l'influence des contraintes extérieurs, les êtres vivants se sont graduellement adaptés à leur milieu naturel au travers de processus de reproductions.

Darwin proposa une théorie qui clarifie l'évolution des espèces en mettant en avant quatre lois :

- La loi de croissance et de reproduction.
- La loi d'hérédité qu'implique quasiment la loi de reproduction.
- La loi de variabilité, résultant des conditions d'existence.
- La loi de multiplication des espèces qui amène la lutte pour l'existence et qui a pour conséquence la sélection naturelle.

Les problèmes de traitement de l'information sont résolus de manières figés : lors de sa phase de conception, le système reçoit toutes les caractéristiques nécessaires pour les conditions d'exploitations connues au moment de sa conception, ce qui empêche une adaptation à des conditions d'environnement inconnues, variables ou évolutives. Les chercheurs en informatique étudient donc des méthodes pour permettrent aux systèmes d'évoluer spontanément en fonction de nouvelles conditions : c'est l'émergence de la programmation évolutionnaire (Fig. II.1).

Dans les années 1960, John Holland étudie les systémes évolutifs et, en 1975, il introduit le premier modèle formel des algorithmes génétiques (*the canonical genetic algorithm AGC*) dans son livre «*Adaptation in Natural and Artificial Systems* » [33]. Il expliqua comment ajouter de l'intelligence dans un programme informatique avec les croisements (échangeant le matériel génétique) et la mutation (source de la diversité génétique). Ce modèle servira de base aux recherches ultérieures et sera plus particulièrement repris par Goldberg qui publiera en 1989, un ouvrage de vulgarisation des algorithmes génétiques, et ajouta à la théorie des algorithmes génétiques les idées suivantes :

- Un individu est lié à un environnement par son code d'ADN.
- Une solution est liée à un problème par son indice de qualité.



Figure II.1 : Organigramme d'un algorithme évolutionnaire.

## **II.2 Algorithmes évolutionnaires**

Ci-dessus est présenté l'organigramme d'un algorithme évolutionnaire. Il s'agit de simuler l'évolution d'une population d'individus divers (généralement tirée aléatoirement au départ) à laquelle on applique différents opérateurs (recombinaisons, mutations...) et que l'on soumet à une sélection, à chaque génération. Si la sélection s'opère à partir de la fonction d'adaptation, alors la population tend à s'améliorer [34]. Un tel algorithme ne nécessite aucune connaissance du problème : on peut représenter celui-ci par une boîte noire comportant des entrées (les variables) et des sorties (les fonctions objectif). L'algorithme ne fait que manipuler les entrées, lire les sorties, manipuler à nouveau les entrées de façon à améliorer les sorties, etc...[35].

Les algorithmes évolutionnaires constituent une approche originale : il ne s'agit pas de trouver une solution analytique exacte, ou une bonne approximation numérique, mais de trouver des solutions satisfaisant au mieux à différents critères, souvent contradictoires. S'ils ne permettent pas de trouver à coup sûr la solution optimale de l'espace de recherche, du moins peut-on constater que les solutions fournies sont généralement meilleures que celles obtenues par des méthodes plus classiques, pour un même temps de calcul. Ils font parti du champ de la vie artificielle. La vie artificielle est l'étude des systèmes conçus par l'homme, qui présentent des comportements similaires aux systèmes vivants naturels. Elle complète

l'approche traditionnelle de la biologie, définie étymologiquement par *étude des êtres vivants*, en essayant de synthétiser leurs comportements sur support artificiel. La modélisation, s'ajoutant à l'observation, à la théorie et à l'expérience, est un nouvel outil scientifique qui s'est fait valoir depuis l'avènement de l'informatique. Celle-ci peut contribuer à la biologie théorique en la plaçant dans un contexte plus vaste.

L'objectif est double: d'une part, la modélisation de ces phénomènes permet de mieux les comprendre, et ainsi mettre en évidence les mécanismes qui sont à l'origine de la vie ; d'autre part, on peut exploiter ces phénomènes de façon libre et peuvent donc être diverses.

Le domaine de l'évolution artificielle n'a connu une réelle expansion qu'à partir de ces 15 dernières années. Pourtant, l'idée de simuler sur ordinateurs des phénomènes évolutionnaires remonte aux années 50. Des concepts tels que la représentation des chromosomes par des chaînes binaires étaient déjà présents.

L'essor de l'évolution artificielle, depuis les années 80, peut s'expliquer par deux phénomènes concurrents. Premièrement, cet essor est principalement dû à l'accroissement exponentiel des moyens de calculs mis à la disposition des chercheurs, ce qui leur permet d'afficher des résultats expérimentaux pertinents et prometteurs. Le deuxième point est l'abandon du biologiquement plausible. Trois types d'algorithmes évolutionnaires ont été développés isolément et à peu prés simultanément, par différents scientifiques : la programmation évolutionniste [36], les Stratégies d'évolution [37] et les Algorithmes Génétiques [33].

Dans les années 90, ces trois champs ont commencé à sortir de leur isolement et ont été regroupés sous le terme anglo-saxon d'*Evolutionnary Computation*. En 1995, Kennedy et Eberhart [38, 39] ont introduit pour la première fois, les algorithmes d'optimisation par essaim de particules (Particle Swarm Optimization PSO) comme une simulation du comportement sociale.

## **II.3 Algorithmes génétiques**

Nous traiterons seulement ici les algorithmes génétiques fondés sur le Néo-Darwinisme, c'est-à-dire l'union de la théorie de l'évolution et de la génétique moderne. Ils s'appuient sur différentes techniques dérivées de cette dernière : croisements, mutation, sélection...

Un algorithme génétique recherche le ou les extrema d'une fonction définie sur un espace de données. Pour l'utiliser, on doit disposer les cinq éléments suivants :

30

- 1) Un principe de codage de l'élément de population. Cette étape associe à chacun des points de l'espace d'état une structure de données. Elle se place généralement après une phase de modélisation mathématique du problème traité. La qualité du codage des données conditionne le succès des algorithmes génétiques. Les codages binaires ont été très utilisés à l'origine. Les codages réels sont désormais largement utilisés, notamment dans les domaines applicatifs pour l'optimisation de problèmes à variables réelles.
- 2) Un mécanisme de génération de la population initiale. Ce mécanisme doit être capable de produire une population d'individus non homogène qui servira de base pour les générations futures. Le choix de la population initiale est important car il peut rendre plus ou moins rapide la convergence vers l'optimum global. Dans le cas où l'on ne connaît rien du problème à résoudre, il est essentiel que la population initiale soit répartie sur tout le domaine de recherche.
- Une fonction à optimiser. Celle-ci retourne une valeur appelée fitness ou fonction d'évaluation de l'individu.
- 4) Des opérateurs permettant de diversifier la population au cours des générations et d'explorer l'espace d'état. L'opérateur de croisement recompose les gènes d'individus existant dans la population, l'opérateur de mutation a pour but de garantir l'exploration de l'espace d'états.
- 5) Des paramètres de dimensionnement : taille de la population, nombre total de générations ou critère d'arrêt, probabilités d'application des opérateurs de croisement et de mutation.

Nous savons maintenant sur quoi se basent les algorithmes génétiques. Il est désormais temps d'approfondir les mécanismes de sélection de population et la notion de diversité qui en découle. Nous tacherons également de définir les opérateurs évoqués dans l'organigramme de l'algorithme évolutionnaire (fig. II.1). Donner une image à la fois globale et précise des outils principaux des algorithmes génétiques, tel sera notre objectif majeur au cours de notre seconde partie.

## II.3.1 Théorie des algorithmes génétiques AGs

Comme dans la nature où les êtres se reproduisent, dans le modèle des algorithmes génétiques, les spécimens se reproduiront aussi; en particulier ceux jugés les plus forts se reproduiront à un rythme plus rapide. Des opérateurs génétiques seront appliqués sur des candidats en espérant engendrer ainsi de nouveaux candidats plus performants.

En biologie, on manipule des gènes et des chromosomes; il en va de même dans le modèle des AGs, Les problèmes et les solutions seront encodées. L'encodage prend souvent la forme d'une chaîne de bits. Ces chaînes de bits sont comparables aux chromosomes des systèmes biologiques, tandis que les bits ou caractères qui composent ces chaînes sont comparables aux gènes. L'ensemble de ces chaînes forme une population, alors qu'en biologie on parle de génotype.

## II.3.2 Principe de fonctionnement des algorithmes génétiques AGs

Les algorithmes génétiques fournissent des solutions aux problèmes n'ayant pas de solutions calculables en temps raisonnable de façon analytique ou algorithmique.

Selon cette méthode, des milliers de solutions (génotypes) plus ou moins bonnes sont crées au hasard puis sont soumises à un procédé d'évaluation de la pertinence de la solution simulant l'évolution des espèces : les plus "adaptés", c'est-à-dire les solutions au problème qui sont les plus optimales survivent davantage que celles qui le sont moins et la population évolue par générations successives en croisant les meilleures solutions entre elles et en les faisant muter, puis en relançant ce procédé un certain nombre de fois afin d'essayer de tendre vers la solution optimale. (Fig. II.2).



Figure II.2 : Schéma du principe des algorithmes génétiques

La figure II.3 illustre la structure d'un algorithme génétique canonique :

- 1. Initialiser la population initiale P(0) aléatoirement et mettre i = 0;
- 2. REPETER
  - (a) Evaluer la fitness pour chaque individu dans P(i);
  - (b) Sélection des Parents dans P(i) par le calcul de leur fitness ;
  - (c) Appliquer l'opérateur de croisement sur P(i) pour sélectionner les parents;
  - (d) Appliquer l'opérateur de mutation pour la reproduire de nouveaux individus;
  - (e) Remplacer les Anciens de P par leurs Descendants (progéniture) pour la création de la génération P (i + 1);
- 3. jusqu'à un critère d'arrêt satisfaisant.

## Figure II.3: Structure d'un algorithme génétique canonique [40]

Le critère d'arrêt peut être de nature diverse, par exemple :

- Un taux minimum qu'on désire atteindre d'adaptation de la population au problème,
- Un certain temps de calcul à ne pas dépasser,
- Un certain nombre de générations à ne pas dépasser,
- Une combinaison de ces trois points.

Cela en fait donc un modèle minimal et canonique pour n'importe quel système évolutionnaire et pour n'importe quel problème pouvant être abordé sous cet angle, sous ce paradigme.

En effet, l'utilisation des algorithmes génétiques, ne requiert pas la connaissance de la nature du problème, il est seulement nécessaire de fournir une fonction permettant de coder une solution sous forme de gènes (et donc de faire le travail inverse) ainsi que de fournir une fonction permettant d'évaluer la pertinence d'une solution au problème donné.

## II.3.3 Les caractéristiques des algorithmes génétiques

Les algorithmes génétiques se caractérisent par quatre aspects : le codage des paramètres du problème, l'espace de recherche, la fonction d'évaluation servant à sélectionner les chromosomes parents, et le hasard qui joue un rôle important dans l'évolution des chromosomes de génération en génération. Nous allons passer en revue ces différents aspects.

## II.3.3.1 Codage

Chaque paramètre d'une solution est assimilé à un gène, toutes les valeurs qu'il peut prendre sont les allèles de ce gène, on doit trouver une manière de coder chaque allèle différent de façon unique (établir une bijection entre l'allèle "réel" et sa représentation codée). Un chromosome est une suite de gène, on peut par exemple choisir de regrouper les paramètres similaires dans un même chromosome (chromosome à un seul brin) et chaque gène sera repérable par sa position.

Chaque individu est représenté par un ensemble de chromosomes, et une population est un ensemble d'individus.



## Figure II.4: Les cinq niveaux d'organisation d'un algorithme génétique

Il y a trois principaux types de codage utilisables, et on peut passer de l'un à l'autre relativement facilement :

- Le codage binaire : c'est le plus utilisé. Chaque gène dispose du même alphabet binaire {0,1}. Si un gène est représenté par un entier long (32 bits), les chromosomes qui sont des suites de gènes sont représentés par des tableaux de gènes et les individus de notre espace de recherche sont représentés par des tableaux de chromosomes.
- Le codage réel : les nombres binaires étant pour nous moins évocateurs que les nombres réels, des difficultés surviennent pour exprimer la fonction objectif et traiter les problèmes à plusieurs variables. En outre, les opérations de conversion des solutions potentielles (réelles) en chaînes de bits et des solutions obtenues en une forme réelle facilitant leur interprétation sont coûteuses en temps-machine. De plus, elles sont répétées un grand nombre de fois à chaque génération. La représentation réelle propose un compromis intéressant : elle élimine toutes les opérations de conversion, mais en contrepartie elle rend les algorithmes gétiques plus dépendants des problèmes.



Figure II.5 : Illustration schématique du codage des variables réelles

• Le codage de Gray : dans le cas d'un codage binaire on utilise souvent la "distance de Hamming" comme mesure de la dissimilarité entre deux éléments de population, cette mesure compte les différences de bits de même rang de ces deux séquences. Et c'est là que le codage binaire commence à montrer ses limites. En effet, deux éléments voisins en terme de distance de Hamming ne codent pas nécessairement deux éléments proches dans l'espace de recherche. Cet inconvénient peut être évité en utilisant un "codage de Gray" : le codage de Gray est un codage qui a comme propriété que entre un élément *n* et un élément *n*+1, donc voisin dans l'espace de recherche, un seul bit diffère.

Il existe deux types de difficultés dans le choix d'un codage. D'une part celui-ci doit pouvoir être adapté au problème de façon à limiter au mieux la taille de l'espace de recherche, et aussi de façon que les nouveaux chromosomes engendrés par les opérateurs de recherche soient significatifs le plus souvent possible, c'est à dire qu'ils puissent coder des solutions valides respectant les contraintes du problème.

## II.3.3.2 Espace de recherche des solutions

La plupart des méthodes d'optimisation effectuent une recherche point à point. Les règles de transition d'un point à un autre sont souvent déterministes et la solution trouvée est souvent un optimum local au lieu d'être un optimum global. Les AGs, effectuent la recherche à partir d'une population de chaînes générées aléatoirement. Dans cette population, on retrouvera à la fois des candidats très performants et d'autres qui le sont moins. Le parallélisme induit est un avantage évident car l'approche de la recherche à partir d'une population peut être perçue comme une recherche locale dans un sens généralisé. Ce n'est pas le voisinage d'une seule solution qui est explorée, mais le voisinage de toute la population; ce qui ne devrait pas être assimilé à une simple union des voisinages individuels [41]. Ainsi donc, une population initiale diversifiée offre plus de chances de bien cerner la recherche et

de mieux se rapprocher de la solution optimale, sinon on risque d'obtenir des espèces dégénérées et la probabilité de converger vers un minimum global est ainsi fortement réduite.

## II.3.3.3 Fonction d'évaluation (fitness) et le hasard

Contrairement à bon nombre de méthodes qui requièrent beaucoup d'informations pour pouvoir fonctionner efficacement, les AGs nécessitent peu d'informations : ils fonctionnent essentiellement de manière aveugle. Pour effectuer une recherche de solutions meilleures, ils n'ont besoin que des valeurs des fonctions objectives associées aux chaînes individuelles. Ces valeurs ont pour but d'évaluer si un individu est mieux adapté qu'un autre à son environnement. Ce qui signifie qu'elle quantifie la réponse fournit au problème pour une solution potentielle donnée. Ainsi les individus peuvent êtres comparés entre eux [42]. Les individus déterminés par la fonction objectif (fitness) vont servir au processus de sélection des candidats aptes à la reproduction et au processus de survie des espèces. Cette fonction, propre au problème, est souvent simple à formuler lorsqu'il y a peu de paramètres. Au contraire, lorsqu'il y a beaucoup de paramètres ou lorsqu'ils sont corrélés, elle est plus difficile à définir. Dans ce cas, la fonction devient une somme pondérée de plusieurs fonctions. Un ajustement des coefficients est alors nécessaire.

Par ailleurs, les AGs utilisent des règles de transition probabilistes plutôt que déterministes pour guider leur recherche. Le choix des chromosomes à perturber est réalisé de façon probabiliste. Dans le processus de croisement, le lieu de croisement est choisi aléatoirement à t'intérieur du chromosome. De même, le gène devant subir une mutation à l'intérieur d'un chromosome est choisi selon une certaine probabilité. Le hasard occupe donc une place importante dans le fonctionnement des AGs.

## **II.3.4 Opérateurs génétiques**

Trois mécanismes composent essentiellement les opérateurs génétiques : la sélection, le croisement et la mutation. Ces opérateurs se retrouvent dans la littérature sous plusieurs variantes.

## II.3.4.1 Opérateur de sélection

Cet opérateur est chargé de définir quels seront les individus de P qui vont être dupliqués dans la nouvelle population P+1 et vont servir de parents (application de l'opérateur de croisement). Cet opérateur est peut-être le plus important puisqu'il permet aux individus d'une population de survivre, de se reproduire ou de mourir. En règle générale, la probabilité

de survie d'un individu sera directement reliée à son efficacité relative au sein de la population.

On trouve essentiellement quatre types de méthodes de sélection différentes :

- La sélection uniforme : Cette méthode est la plus simple consiste à sélectionner les N<sub>pop</sub> individus de 1 jusqu'à N<sub>pop</sub> deux par deux afin de former le couple (mère-père). Ainsi, cet algorithme de sélection arrange des rangs impairs avec des rangs pairs de la matrice de population. La mère est désigné par les individus des rangées impaires ma=Ind1, Ind3, Ind5,... et le père est désigné par les individus des rangées paires pa=Ind2, Ind4, Ind6... Cette méthode semble être très peu utilisée et qui plus est possède une variance faible, donc introduit une grande diversité.
- La sélection stochastique : Cette approche utilise un générateur uniforme de nombre aléatoire pour choisir les individus qui vont servir de parents. Les nombres de rangée de parents sont localisés par :

 $ma = \operatorname{ceil}(N_{Sel} * \operatorname{rand}(1, N_{Sel}))$  $pa = \operatorname{ceil}(N_{Sel} * \operatorname{rand}(1, N_{Sel}))$ 

où : ceil est une fonction Matlab (arrondit la valeur au prochain nombre entier supérieur).

N<sub>Sel</sub> : nombre d'individus sélectionnés

- La méthode de la "loterie biaisée" (roulette wheel weighting) de GoldBerg : Cette méthode est la plus connue et la plus utilisée. Avec cette méthode, chaque individu a une probabilité d'être sélectionné proportionnelle à sa performance, donc plus les individus sont adaptés au problème, plus ils ont de chances d'être sélectionnés. La probabilité d'être choisie est directement liée à la valeur d'aptitude du parent, elle est inversement proportionnel à leur aptitude. Le chromosome avec un petit aptitude a une grande probabilité et vice-versa.
  - L'aptitude du rang : Cette approche est indépendante au problème à résoudre, et calcule la probabilité  $(P_n)$  à partir du rang des chromosomes (n) [43]:

$$P_{n} = \frac{N_{sel} - n + 1}{\sum_{n=1}^{N_{sel}} n}$$
(II.1)

La population de petite taille a une grande probabilité de sélectionner le même chromosome. L'avantage de cette approche est que les probabilités ne change plus à chaque génération.

 L'aptitude du fitness : La probabilité de la sélection est calculée à partir de la valeur de fitness du chromosome dans la population. La valeur de fitness normalisée pour chaque chromosome est calculée par [43]:

$$F_n = f_n - f_{N_{Sel}+1} \tag{II.2}$$

où :  $F_n$  est la valeur de fitness normalisée,  $f_n$  est la valeur de fitness de l'individu et  $f_{N_{Sel}+1}$  est la petite valeur de fitness des chromosomes jetés.

La probabilité ( $P_n$ ) est calculée par [43]:

$$P_n = \left| \frac{F_n}{\sum_{m}^{N_{Sel}} F_m} \right| \tag{II.3}$$

où : m est le numéro d'individu

Les probabilités doivent être recalculées à chaque génération.

Comme le montre la Figure II.6, La roue est divisée en autant de secteurs que d'individus dans la population. La taille de ces secteurs est proportionnelle à l'adaptation de chaque individu (la probabilité d'être choisie). En faisant tourner la roue, l'individu pointé à l'arrêt de la boule est sélectionné. Les individus les mieux adaptés ont donc plus de chance d'êtres tirés au sort lors du déroulement du jeu [43].



Figure II.6 : La roulette

• La méthode élitiste : Cette méthode consiste à sélectionner les *n* individus dont on a besoin pour la nouvelle génération *P*+1 en prenant les *n* meilleurs individus de la population *P* après l'avoir triée de manière décroissante selon la fitness de ses individus. Il est inutile de préciser que cette méthode est encore pire que celle de la loterie biaisée dans le sens où elle amènera à une convergence prématurée encore plus rapidement et surtout de manière encore plus sûre que la méthode de sélection de la loterie biaisée; en effet, la pression de la sélection est trop forte, la variance nulle et la diversité inexistante, du moins le peu de diversité qu'il pourrait y avoir ne résultera pas de la sélection mais plutôt du croisement et des mutations.

### • La sélection par tournois

Cette méthode est celle avec laquelle on obtient les résultats les plus satisfaisants. Le principe de cette méthode s'effectue par un tirage avec une remise de deux individus de P, et on les fait "combattre". Celui qui a la meilleure fitness, sa probabilité  $P_n$  comprise entre 0.5 et 1. On répète ce processus n fois de manière à obtenir les n individus de P+1 qui serviront de parents. La variance de cette méthode est élevée et le fait d'augmenter ou de diminuer la valeur de P permet respectivement de diminuer ou d'augmenter la pression de la sélection.

## II.3.4.2 Opérateur de croisement ou Crossover

Le croisement est le processus selon lequel les bits de deux chaînes sélectionnées sont interchangées : dans le langage génétique, on dira que ces chaînes sont croisées. Son rôle fondamental est de permettre la recombinaison des informations présentées dans le patrimoine génétique de la population. Cet opérateur est appliqué après avoir appliqué l'opérateur de sélection sur la population P; on se retrouve donc avec une population P+1 de n/2 individus et on doit doubler ce nombre pour que notre nouvelle génération soit complète. On va donc créer de manière aléatoire n/4 couples et on les fait se "reproduire". Les chromosomes (ensembles de paramètres) des parents sont alors copiés et recombinés de façon à former deux descendants (enfants) possédant des caractéristiques issues des deux parents.

Pour exécuter le croisement, des chaînes de la population sont accouplées au hasard. Chaque paire de longueur *l* subit le croisement comme suit :

Les positions entières  $k_m$  appelés points de croisement sont choisies au hasard entre 1 et (*l*-1). Chaque chromosome se retrouve donc séparé en "segments". Puis chaque segment du parent 1 est échangé avec son "homologue" du parent 2 selon une probabilité de croisement  $P_C$ . Ce processus résulte deux fils pour chaque couple et notre population P+1 contient donc bien maintenant *n* individus. En effet, plus le nombre de points de croisements sera grand et plus la probabilité de croisement sera élevée plus il y aura d'échange de segments, donc d'échange de paramètres, et vice-versa.

Les schémas ci-dessous, illustrent : un croisement en un point (figure II.7), un autre pour un croisement en deux points (figure II.8),



Figure II.7: Croisement avec un point de crossover



Figure II.8: Croisement avec 2 points de crossover

On peut citer aussi une autre méthode très utilisée dans le cas des problèmes modélisés par un codage binaire, il s'agit du croisement uniforme. La mise en oeuvre de ce procédé est fort simple, elle consiste à définir de manière aléatoire un "masque", c'est-à-dire une chaîne de bits de même longueur que les chromosomes des parents sur lesquels il sera appliqué. Ce masque est destiné à savoir, pour chaque locus, de quel parent le premier fils devra hériter du gène s'y trouvant; si l'un des locus de masque présente un 0, le fils héritera le gène s'y trouvant du parent n° 1, si il présente un 1 il en héritera du parent n° 2. La création du fils n° 2 se fait de manière symétrique. Le schéma représentant le croisement uniforme est donné dans la (figure II.9).



**Figure II.9: Croisement uniforme** 

Les nouvelles chaînes peuvent être totalement différentes de leurs parents. Il faut toutefois remarquer que le croisement n'aura aucun effet sur un gène dont les parents ont la même valeur à la même position.

## II.3.4.3 Opérateur de mutation

La mutation est le processus selon lequel la valeur d'un gène choisi au hasard dans un chromosome est régénérée (voir la figure II.10). C'est un processus qui ne survient qu'occasionnellement dans un algorithme génétique avec une probabilité  $P_m$  très faible. Une mutation consiste simplement en l'inversion d'un bit (ou de plusieurs bits, mais vu la probabilité de mutation c'est extrêmement rare) se trouvant en un locus bien particulier et lui aussi déterminé de manière aléatoire.



**Figure II.10 : Une mutation** 

L'opérateur de mutation modifie donc de manière complètement aléatoire les caractéristiques d'une solution, ce qui permet d'introduire et de maintenir la diversité au sein de notre population de solutions. Cet opérateur joue le rôle d'un "élément perturbateur", il introduit du "bruit" au sein de la population.

En effet, une mutation pouvant intervenir de manière aléatoire au niveau de n'importe quel locus, on a la certitude mathématique que n'importe quel permutation de notre chaîne de bits peut apparaître au sein de la population et donc que tout point de l'espace de recherche peut être atteint. On notera que la mutation règle donc le problème exposé après le croisement.

#### II.3.4.4 Opérateur de remplacement

Cet opérateur est le plus simple, son travail consiste à réintroduire les descendants (enfants) obtenus par application successive des opérateurs de sélection, de croisement et de mutation (la population P+1) dans la population de leurs parents (la population P). On trouve essentiellement 2 méthodes de remplacement différentes :

• Le remplacement stationnaire : dans ce cas, les enfants remplacent les parents automatiquement sans tenir compte de leurs performances respectives, et le nombre d'individus de la population ne varie pas tout au long du cycle d'évolution simulé, ce

qui implique donc d'initialiser la population initiale avec un nombre suffisant d'individus. Cette méthode peut être mise en oeuvre de 2 façons différentes :

- La première se contente de remplacer la totalité de la population *P* par la population *P*+1, cette méthode est connue sous le nom de remplacement générationnel.
- La deuxième méthode consiste à choisir une certaine proportion d'individus de P+1 qui remplaceront leurs parents dans P (proportion égale à 100 % dans le cas du remplacement générationnel).

Ce type de remplacement engendre une population ayant une grande variation et de se fait favorise la dérive génétique qui se manifeste d'autant plus que la population est de petite taille.

De plus dans bien des cas, étant donné que même un enfant ayant une faible performance remplace forcement un parent, on n'atteint pas la meilleure solution mais on s'en approche seulement.

• Le remplacement élitiste : dans ce cas, on garde au moins l'individu possédant les meilleures performances d'une génération à la suivante. En général, on peut partir du principe qu'un nouvel individu (enfant) prend place au sein de la population que s'il remplit le critère d'être plus performant que le moins performant des individus de la population précédente. Donc les enfants d'une génération ne remplaceront pas nécessairement leurs parents comme dans le remplacement stationnaire et par la même la taille de la population n'est pas figée au cours du temps.

Ce type de stratégie améliore les performances des algorithmes évolutionnaire dans certains cas. Mais présente aussi un désavantage en augmentant le taux de convergence prématuré.

## **II.3.5** Critères de convergence

Afin de mettre fin à l'algorithme génétique, trois critères de convergence ont été utilisés dans notre travail, si l'un de ces critères est atteint, le processus d'optimisation se termine en convergeant à la solution optimale. Les critères sont :

1. Quand l'erreur normalisée du meilleur chromosome tend à la plus petite valeur (l'erreur de tolérance fixée  $\varepsilon$ ) c-à-d : lorsqu'une solution optimale  $S_m$  est connue pour un problème donné, on peut aussi arrêter l'algorithme après l'atteinte d'un optimum pratique à cette solution:

42

$$\left|\frac{S_c - S_m}{S_c}\right| \times 100 \le \varepsilon \tag{II.4}$$

où :  $S_c$  est la solution à comparer,  $S_m$  est la meilleur solution (solution optimale)

- 2. Si le meilleur individu de la population reste inchangé pendant un nombre donné  $t_n$  de générations, on considère que l'algorithme a convergé et que cette meilleure solution est l'optimum de cette recherche. Ce critère vérifie la création de nouvelles solutions plus performantes parmi la population.
- 3. Si le nombre d'itérations atteint le nombre de génération  $N_{GEN}$  fixé.

La figure II.11 illustre un simple algorithme qui explique le critère de convergence

S<sub>c</sub> est la solution à comparer ;
 A est l'ensemble des solutions qui ont la meilleure fitness ;
 j = 1;
 REPETER

 (a) comparer S<sub>c</sub> avec A (j) par le calcul de ε(j);
 (b) Si (ε(j) est minimum) Alors
 S<sub>m</sub> =A (j)
 (c) j = j + 1 ;
 jusqu'a [(ε atteint) ou (t<sub>n</sub> atteint) ou (j > N<sub>GEN</sub>)]
 S<sub>m</sub>=A (j);

## Figure II.11: Critère de convergence

## II.3.6 Grandes étapes de l'algorithme génétique

Le principe d'un algorithme génétique consiste à évaluer une population et à générer une autre de façon itérative grâce aux actions opérées par les opérateurs génétiques. Le nombre de chromosomes dans une population reste inchangé à travers les diverses générations. Pour mettre en oeuvre un AG, il faut disposer d'un schéma pour coder les solutions du problème, une fonction d'évaluation, une procédure d'initialisation, un ensemble d'opérateurs et un ensemble de paramètres qui gouvernent l'élaboration de la population initiale, l'exécution des opérateurs et l'arrêt de génération de nouvelles populations. De façon générale, un AG fonctionne selon les étapes suivantes :

- Étape 1: On génère une population initiale de taille *n*, représentant le nombre de chromosomes. Puis on choisit au hasard les gènes qui composent chaque chromosome. La qualité de la population initiale est très importante pour la génération de meilleures solutions. La diversité de la population est très importante pour éviter la convergence prématurée vers des minimums locaux. Cette diversité de population se définit initialement et se maintient en combinant diverses stratégies de croisement et de mutation.
- Étape 2: On évalue chaque chromosome par la fonction objective, ce qui permet de déduire sa valeur d'aptitude.
- Étape 3: On exécute les cycles de génération de populations. Chaque nouvelle génération remplace la précédente. Le nombre de cycle x est déterminé au départ. Dans chaque cycle, n chromosomes sont choisis pour reproduction et croisement deux à deux. Après la création de la x<sup>ème</sup> population, les chromosomes vont évoluer de façon telle que cette dernière génération contient des chromosomes qui sont meilleurs que ceux des générations précédentes.

## II.3.7 Caractéristiques principales de l'optimisation génétique

Une définition de l'optimisation peut être comme suit Goldberg [44] : « Le désir humain de perfection trouve son expression dans la théorie de l'optimisation. Elle étudie comment décrire et atteindre ce qui est meilleur, une fois que l'on connaît comment mesurer et modifier ce qui est bon et mauvais... La théorie d'optimisation comprend l'étude quantitative des optimums et les méthodes pour les trouver ». Donc, l'optimisation cherche à améliorer une performance en se rapprochant d'un ou des points optimaux via un procédé d'amélioration. Cependant les procédures d'optimisation classiques se concentrent souvent sur les résultats finaux (convergence vers un optimum) et négligent les performances intermédiaires en oubliant que l'objectif majeur de l'optimisation est l'amélioration. Les AGs est un processus d'optimisation qui tient compte de cette idée en recherchant de meilleures solutions au cours des générations. En outre, face à un problème pour lequel il existe une infinité de solutions, la recherche d'une solution optimale consiste à explorer l'espace des solutions en se laissant guider par les principes de l'algorithme génétique, plutôt que d'essayer naïvement toutes les solutions une à une pour trouver la meilleure.

Les AGs se caractérisent par rapport aux différentes méthodes classiques d'optimisation selon les principaux points suivants:

- Ils utilisent un codage de paramètres et non pas les paramètres eux mêmes du problème considéré.
- Ils considèrent une population de solutions au lieu d'une solution unique. Ceci va permettre d'escalader plusieurs pics en parallèle, réduisant ainsi la probabilité de trouver un faux pic.
- Ils utilisent des règles de transitions probabilistes et non déterministes dans le but d'inscrire leur exploration dans une optique d'amélioration probable.

## II.3.8 Avantages et inconvénients des algorithmes génétiques

## II.3.8.1 Avantages des AGs

- Les AGs opèrent au niveau du codage des paramètres sans se soucier de leur nature, donc ils s'appliquent à de nombreuses classes de problèmes, qui dépendent éventuellement de plusieurs paramètres de natures différentes (booléens, entiers, réels, fonctions...);
- Pour les mêmes raisons un AG est dans l'idéal totalement indépendant de la nature du problème et de la fonctionnelle à optimiser, car il ne se sert que des valeurs d'adaptation, qui peuvent être très différentes des valeurs de la fonction à optimiser, même si elles sont calculées à partir de cette dernière;
- Potentiellement les AGs explorent tous l'espace des points en même temps, ce qui limite les risques de tomber dans des optimums locaux;
- Les AGs ne se servent que des valeurs de la fonctionnelle pour optimiser cette dernière, il n'y a pas besoin d'effectuer de coûteux et parfois très complexes calculs;
- Les AGs présentent une grande robustesse c'est-à-dire une grande capacité à trouver les optimums globaux des problèmes d'optimisation.

## II.3.8.2 Inconvénients des AGs

- Les AGs ne sont encore actuellement pas très efficaces en coût (ou vitesse de convergence), vis-à-vis de méthodes d'optimisation plus classiques;
- Parfois les AGs convergent très vite vers un individu particulier de la population dont la valeur d'adaptation est très élevée;
- Le respect de la contrainte de domaine par la solution codée sous forme de chaîne de bits pose parfois problème. Il faut bien choisir le codage, voir modifier les opérateurs;
- o L'utilisation d'un AG ne garantie pas le succès de l'optimisation;

 En pratique l'efficacité d'un AG dépend souvent de la nature du problème d'optimisation. Selon les cas de choix des opérateurs et des paramètres seront souvent critiques, mais aucune théorie générale ne permet de connaître avec certitude la bonne paramétrisation, il faudra faire plusieurs expériences pour s'en approcher.

## **II.4** Conclusion

On sait que les applications des algorithmes génétiques sont multiples : optimisation de fonctions numériques difficiles, traitement d'image, contrôle de systèmes industriels [45], cryptographie, apprentissage des réseaux de neurones [46], etc....

Les algorithmes génétiques seuls ne sont pas très efficaces dans la résolution d'un problème. Ils apportent cependant assez rapidement une solution acceptable. Néanmoins, il est possible de l'améliorer assez efficacement en le combinant avec un algorithme déterministe.

Au cours de ce chapitre, un algorithme d'optimisation basé sur les principes des algorithmes génétiques a été présenté. Dans le chapitre IV, cet algorithme sera appliqué à la résolution d'un problème d'optimisation relié au modèle analytique du courant de drain du transistor MOSFET double grille.

## **CHAPITRE III**

## APPROCHES ET METHODES DE MODELISATION DES DISPOSITIFS CMOS

## **III.1 Introduction**

Le domaine de la modélisation et la simulation des dispositifs nanométriques peut être considéré comme un domaine très important. Par conséquent, l'étude de la possibilité d'utilisation des modèles compacts et les modèles numériques dans le domaine de la microélectronique, notamment sous forme des prédicteurs et des simulateurs des dispositifs nanométriques (Double-Gate MOSFET, ....), s'avère nécessaire.

Cependant, dans le domaine de la modélisation analytique, il est difficile ou presque impossible d'obtenir des modèles compacts pour les nanocomposants [47]. Cette modélisation demande plusieurs hypothèses simplificatrices, généralement nécessaires pour aboutir à des expressions analytiques afin d'étudier les différentes caractéristiques du transistor nanométrique [48]. Ainsi, pour la simulation des circuits nanoélectroniques, la résolution numérique du système d'équations Schrödinger-Poisson est indésirable à cause de sa complexité et de son temps de calcul élevé. Alors, la précision, le temps de calcul et la simplicité des modèles sont importants pour la simulation efficace des caractéristiques électriques du dispositif MOSFET double grille lors de la conception de circuits intégrés. La modélisation basée sur les techniques évolutionnaires (AGs, PSO,...) qui constitue l'essentiel de notre travail, n'utilise en principe aucune hypothèse simplificatrice, mais elle est basée sur les méthodes d'extraction de paramètres. Donc cette modélisation permet de fournir des solutions pratiques (précision et temps du calcul moins élevé) [49], [50].

Dans ce chapitre, nous allons étudier :

En premier lieu, les différents modèles compacts du transistor MOSFET double grille à canal long, leurs limites de validité afin de choisir le modèle idéal et l'adapter à notre technique d'optimisation. En second lieu, nous présentons l'approche de la modélisation numérique du MOSFET double-grille aux dimensions ultimes en utilisant le formalisme des fonctions de Green hors-équilibre afin de développer une base de données à l'aide du simulateur NanoMOS 2.0 [51] qui nous a également permis de valider notre approche d'optimisation.

## III.2 Modélisation analytique compacte du MOSFET double grille à canal long

Les modèles compacts sont des modèles formulés de manière analytique et utilisés le plus souvent pour aider à la conception de circuits intégrés. Ces modèles sont disponibles dans les simulateurs de circuits. Ils sont généralement constitués, d'une part, d'expressions basées sur la physique et, d'autre part, d'un certain degré d'empirisme. Ces modèles peuvent être adaptés aux différentes technologies (CMOS, par exemple) à l'aide d'un certain nombre de paramètres (électriques, technologiques, géométriques), dans le but de décrire correctement les caractéristiques électriques du composant. Afin de rendre pratique l'utilisation d'un modèle, ce dernier doit être complété par des méthodes d'extraction de paramètres. De manière générale, un modèle compact représente un compromis entre les aspects de simplicité et de complexité, les notions physiques et empiriques, le nombre d'effets physiques inclus, le nombre de paramètres, l'adaptabilité aux diverses technologies et, enfin, l'efficacité de calcul [52].

## III.3 Caractéristiques du modèle idéal de transistor MOS double-grille

Probablement la meilleure compilation sur les problèmes de la modélisation du MOSFET bulk, mais que l'on peut extrapoler au transistor MOS double-grille se trouve dans les travaux de Y. Tsividis [53] ; le modèle idéal de transistor MOS double-grille devrait : 1. avoir des caractéristiques *I-V* raisonnables précises à paramètres simplifiés pour la simulation des circuits digitaux non critiques;

2. être efficace pour de grandes gammes de tensions dans toutes les régions d'opérations;

3. être pratique dans la gamme de température intéressante (typiquement 0°C à 70°C);

4. être validé pour toutes les combinaisons de valeurs de longueur de canal et d'épaisseur de film de silicium pour une technologie donnée;

5. demander à l'utilisateur de spécifier seulement les dimensions géométriques pour chacun des dispositifs et un jeu de paramètres de modèle valide pour tous les dispositifs du même type sans se soucier des dimensions;

6. fournir un drapeau (flag) chaque fois qu'il est utilisé au-delà de ses limites de validité;

7. avoir aussi peu de paramètres que possibles, lesquels devraient être liés aussi fortement que possible à la structure du dispositif et au procédé de fabrication (*process*);

8. être lié à une méthode d'extraction de paramètres aussi simple que possible;

9. être capable de prédire l'appariement (matching);

10. être efficace numériquement.

## III.4 Différents modèles compacts du MOSFET double-grille

Les modèles compacts du transistor MOS double-grille se classent en trois catégories: les modèles en tension de seuil [54], les modèles en potentiel de surface [55], [56] et les modèles en charge [59], [60], [61].

## III.4.1 Modèles en tension de seuil du MOSFET double-grille symétrique III.4.1.1 Modèle de M. Reyboz/T. Poiroux

Parmi les modèles appartenant à cette catégorie de modèles compacts, nous trouvons le modèle de M. Reyboz/T. Poiroux [54]. Ce modèle développé pour un transistor MOS double-grille en mode de fonctionnement asymétrique (grille indépendante) est donc capable de simuler le comportement du transistor MOS double-grille symétrique à grilles dépendantes. Dans ce modèle en tension de seuil, l'idée est de définir le potentiel au milieu du film en fonction de la couche d'inversion formée. Ainsi, des équations du courant de drain sont définies suivant que le canal du transistor est en inversion faible ou en inversion forte. Ces solutions de courant de drain doivent ensuite être « raccordées ». Cela est relativement délicat car des problèmes de continuité peuvent en découler, notamment pour les dérivées des grandeurs électriques. La tension de seuil marque la transition entre la région de faible inversion et celle de forte inversion. En faible inversion, le courant de drain est un courant de diffusion. La charge d'inversion  $Q_m$  varie exponentiellement en fonction de  $V_g$ . En revanche, en forte inversion, le courant de diffusion est négligeable. Ainsi, le courant de drain est principalement un courant de conduction. La charge d'inversion  $Q_m$  varie linéairement avec  $V_g$ . Du fait de ces hypothèses simplificatrices, ces approches manquent de précision pour la description de l'inversion modérée.

Le modèle de M. Reyboz/T. Poiroux prend en compte les effets canaux courts [54]. En revanche, il ignore les effets quantiques ainsi que les effets dynamiques intrinsèques et extrinsèques.

## III.4.2 Modèles en potentiel de surface du MOSFET double-grille

Deux modèles compacts en potentiel de surface, proposé par A. Ortiz-Conde [55], et celui proposé par Y. Taur [56] seront présentés. Leurs expressions finales sont complètement différentes mais elles sont exactement égales. Dans ces approches, l'idée est d'exprimer la charge d'inversion en fonction du potentiel de surface.

## III.4.2.1 Modèle de A. Ortiz-Conde

Le modèle de A. Ortiz-Conde est basé sur les travaux réalisés pour le transistor MOS bulk par Pierret et Shield [48]. Le modèle de A. Ortiz-Conde est transformé d'après le double intégral de l'équation (III.1) [57] (formulation double intégral généralisé pour le courant du drain) sans utiliser aucune approximation à une expression explicite pour le courant de drain des dispositifs SOI (DG MOSFET).

$$I_D = 2\mu \frac{W}{L} \int_0^{V_{DS}} \int_{\psi_0}^{\psi_S} \frac{qn}{F} d\psi \, dV \tag{III.1}$$

avec:  $n = n_i \exp(\beta(\psi - V))$ 

Le champ électrique dans le semi-conducteur est donné par:

$$F = -\sqrt{\frac{2kTn_i}{\varepsilon_s}}e^{\beta(\psi-V)} + \alpha$$
(III.2)

où :

$$\alpha \equiv -\frac{2kTn_i}{\varepsilon_s} e^{\beta(\psi_0 - V)} \tag{III.3}$$

 $\alpha$  est définit comme un facteur d'interaction de charge entre les deux grilles [55].

 $\beta = q/kT$  est l'inverse du potentiel thermique,  $n_i$  est la densité intrinsèque des porteurs,  $\psi_S$  est le potentiel de surface ( $x = t_{Si}/2$ ),  $\psi_0$  est le potentiel au milieu de film (x = 0),  $\varepsilon_s$  est la permittivité du semi-conducteur,  $t_{Si}$  est l'épaisseur du film et *V* est la différence du potentiel entre les niveaux quasi-Fermi d'électrons et de trous le long du canal.

Dans son modèle, A. Ortiz-Conde décrit le potentiel à l'intérieur du film de silicium en résolvant l'équation de poisson à 1-D. Sa solution du courant de drain se présente sous la forme [55]:

$$I_{D} = \left\{ \mu \frac{W}{L} 2C_{O} \left[ V_{GF} (\psi_{SL} - \psi_{S0}) - \frac{1}{2} (\psi_{SL}^{2} - \psi_{S0}^{2}) \right] + 4 \frac{kT}{q} C_{O} (\psi_{SL} - \psi_{S0}) + t_{Si} kT \eta \left[ e^{\beta(\psi_{OL} - V_{DS})} - e^{\beta\psi_{O0}} \right] \right\} (\text{III.4})$$

où:  $C_O$  :est la capacité d'oxyde par unité de surface,  $V_{GF}$  est la tension de grille frontière.  $\psi_{S0}, \psi_{o0}, \psi_{SL}$  et  $\psi_{oL}$  sont des potentiels obtenus par résolutions numériques.

C'est en effet l'usage de calculs itératifs qui constitue le défaut majeur de cette approche. De plus, le modèle ne prend pas en compte le comportement dynamique, ni les effets quantiques et les effets canaux courts. Il se limite à des épaisseurs de film de silicium comprises entre 20nm et 5nm et des dispositifs de canal long de  $1\mu m$  [56].

## III.4.2.2 Modèle de Y. Taur

Dans ce modèle, une variable auxiliaire est introduite  $B_T$  dans la formulation double intégrale de l'équation (III.1), Y. Taur a obtenu la nouvelle expression du courant de drain du SOI DG MOSFET [56] :

$$I_{D} = 16\mu \frac{W}{L} \frac{\varepsilon_{s}}{t_{Si}} \left(\frac{kT}{q}\right)^{2} \times \left\{ \frac{1}{2} \left(\beta_{TL}^{2} - \beta_{T0}^{2}\right) + \beta_{T0} \tan(\beta_{T0}) - \beta_{TL} \tan(\beta_{TL}) + \frac{\varepsilon_{s}}{t_{Si}C_{O}} \times \left(\beta_{T0}^{2} \tan^{2}(\beta_{T0}) - \beta_{TL}^{2} \tan^{2}(\beta_{TL})\right) \right\}$$
(III.5)

Dans cette expression,  $\beta_{T0}$  et  $\beta_{TL}$  correspondent respectivement aux valeurs de  $\beta_T$ évaluées du côté de la source ( $V_{ch} = 0$ ) et du côté du drain ( $V_{ch} = V_{ds}$ ). Ces valeurs sont obtenues de manière itérative par la résolution numérique de l'équation suivante:

$$\frac{q}{2kT}(V_{GF} - V_O - V) = \left\{ \ln(\beta_T) - \ln(\cos(\beta_T)) + \frac{2\varepsilon_s}{t_{Si}C_O}\beta_T \tan(\beta_T) \right\}$$
(III.6)

où :  $V_O = (2kT/q)\ln((2/t_{Si})\sqrt{2\varepsilon_s kT/q^2 n_i})$  et la valeur de  $\beta_T$  est dans l'intervalle  $0 < \beta_T < (\pi/2)$ . Il est important de noter que la variable  $\beta_T$  est lié au facteur d'interaction  $\alpha$  définit dans (III.3) et d'origine proposé par A.Ortiz-Conde [55]

$$\beta_T^2 = -\alpha \left(4\frac{kT}{qt_{Si}}\right)^2 \tag{III.7}$$

En tenant compte de (III.3) dans (III.7),  $\beta_T$  se réécrit comme suit:

$$\beta_T = (t_{Si} / 2) \sqrt{q^2 n_i / 2\varepsilon_s kT} e^{\beta(\psi_o - V)} \text{ et } \tan(\beta_T) = \sqrt{e^{\beta(\psi_S - \psi_o)} - 1}$$

On note également que ces deux équations prouvent que le modèle de Taur est équivalent au celui de A. Ortiz-Conde. Ainsi, une unique équation (III.5) est-elle utilisée pour décrire le courant dans toutes les régions de fonctionnement. Ceci constitue en effet la grande force de ce modèle. De plus, Y. Taur prend en compte le comportement dynamique intrinsèque [58] ainsi que des effets canaux courts [48]. Le modèle a été validé pour des épaisseurs de film comprises entre 25 et 5*nm* [56] et des longueurs de canaux atteignant 24*nm* [48]. Les effets quantiques sont négligés. En ce qui concerne les effets canaux courts, nous noterons cependant un manque de formulation explicite.

## III.4.3 Modèles en charge du MOSFET double-grille

Ce type de modèle est choisit pour notre optimisation par les algorithmes génétiques. Dans ces modèles, l'idée est d'exprimer les potentiels en fonction de la charge d'inversion, cette dernière égale la charge dans le canal non dopé dans le cas des matériaux intrinsèques. Parmi les modèles les plus récents, nous comptons l'approche proposée par J. He [59] et celle proposée par B. Iñíguez [60-61].

#### III.4.3.1 Modèle de J. He

Ce modèle est proche du modèle de Y. Taur [46]. En effet, au lieu de chercher la valeur du potentiel au milieu du film $\psi_o$ , J. He donne une expression de la charge d'inversion  $Q_I$  donnée par [59] :

$$Q_I = 2\varepsilon_s F_s = -2C_o (V_{GF} - \psi_s)$$
(III.8)

où :  $V_{GF}$  est la tension de grille frontière,  $F_S$  est le champ électrique en surface,  $C_O$  est la capacité d'oxyde et  $\psi_S$  est le potentiel de surface.

Ainsi, (III.8) tient compte de la corrélation entre la charge d'inversion et le potentiel de surface.

Dans la source,  $Q_I = Q_{I0}$  et  $\psi_S = \psi_{S0}$  par analogie dans le drain,  $Q_I = Q_{IL}$  et  $\psi_S = \psi_{SL}$ 

Dans ce modèle, le calcul du courant se fait de manière classique ; c'est la somme d'un courant de conduction et d'un courant de diffusion [59] :

$$I_D = \mu \frac{W}{L} \left[ \frac{2kT}{q} (Q_{IL} - Q_{I0}) - \frac{(Q_{IL}^2 - Q_{I0}^2)}{4C_o} \right]$$
(III.9)

Ce modèle est développé en basant sur l'approximation  $t_{Si}qn_i e^{\beta(\psi_o-V)} \ll (\varepsilon_s/t_{Si})(kT/q)$  et l'utilisation des fonctions empirique simple.

L'avantage de ce modèle réside dans le fait qu'une seule équation de la charge d'inversion et du courant permet de décrire toutes les régions de fonctionnement. Le modèle est validé pour un MOSFET double-grille à canal long de  $2\mu m$  et pour des épaisseurs de film comprises entre 50nm et 10nm. Les effets quantiques, les effets canaux courts ainsi que les effets capacitifs intrinsèques et extrinsèques sont négligés [59].

## III.4.3.2 Modèle de B. Iñíguez

B. Iñíguez a développé un modèle analytique compact explicite de MOSFET doublegrille à canal long et pour un film de silicium fortement dopé ( $N_A = 6.10^{17} \text{ cm}^{-3} \sim 1.10^{18} \text{ cm}^{-3}$ ) [60]. Le modèle prend en compte le phénomène d'inversion volumique. Ce modèle est continu dans toutes les régions de fonctionnement (de la région faible inversion à la région forte inversion et du régime linéaire au régime de saturation), le modèle est développé en résolvant l'équation de poisson à 1-D dans la direction perpendiculaire au canal (les effets canaux courts sont négligeables) et en fait, c'est le premier modèle compact développé pour le MOSFET double-grille fortement dopé.

B. Iñíguez a utilisé l'expression explicite de la charge d'inversion  $Q_I$  donnée par [60]:

$$Q_{I} = C_{o} \left( -\frac{2C_{o}\beta^{2}}{Q_{Dep}} + \sqrt{\left(\frac{2C_{o}\beta^{2}}{Q_{Dep}}\right)^{2} + 4\beta^{2}\log^{2}\left[1 + \exp\left[\frac{V_{GS} - V_{th} + \Delta V_{th} - V}{2\beta}\right]\right]} \right)$$
(III.10)

avec:

$$V_{GS} - V_{FB} - V - \left(\frac{Q_{Dep}}{2C_o} + \frac{kT}{q}\log\left[\frac{q^2}{kT}\frac{N_A^3}{n_i}\frac{t_{S_i}^2}{2\varepsilon_s}\right]\right) = \frac{Q_I}{C_o} + \frac{kT}{q}\log\left[\frac{Q_I}{Q_{Dep}}\right] + \frac{kT}{q}\log\left[\frac{Q_I + Q_{Dep}}{Q_{Dep}}\right]$$
(III.11)

où:  $V_{GS}$  est la tension de grille,  $V_{th}$  est la tension de seuil,  $V_{FB}$  est la tension de bandes plates,  $Q_{Dep}$  est la charge de déplétion. Sachant que : V varie de (V=0 dans la source à  $V=V_{DS}$  dans le drain) et  $\Delta V_{th}$  assure le bon comportement de la charge  $Q_I$  au-delà de la tension de seuil.

Par conséquent, l'expression finale du courant de drain est écrite en terme de charges, donnée par [60]:

$$I_{DS} = \frac{2W\mu}{L} \left[ 2\frac{kT}{q} (Q_s - Q_d) + \frac{Q_s^2 - Q_d^2}{2C_o} + \frac{kT}{q} Q_{Dep} \log \left[ \frac{Q_d + Q_{Dep}}{Q_s + Q_{Dep}} \right] \right]$$
(III.12)

Sachant que :  $Q_I = Q_s$  dans la source et  $Q_I = Q_d$  dans le drain.

Le modèle de B. Iñíguez est validé pour un MOSFET double-grille à canal long de  $1\mu m$  et pour des épaisseurs de film comprises entre 50nm et 30nm. Les effets quantiques, les effets canaux courts ainsi que les effets capacitifs intrinsèques et extrinsèques sont négligés [59].

Si nous envisageons les trois catégories de modèles compacts :1) les modèles en tension de seuil, 2) les modèles en potentiel de surface et 3) les modèles en charge, nous remarquons, d'une part, que les modèles en tension de seuil, souffrent de problème de précision en inversion modérée. Ils sont généralement peu adaptés à la conception de circuits intégrés (en microélectronique analogique et mixte). D'autre part, si nous examinons les modèles en potentiel de surface, nous remarquons que le problème de précision n'est pas observé. Ces modèles décrivent avec une grande précision le comportement du dispositif MOSFET double-grille symétrique en tenant compte de nombreux effets physiques, ce qui les rend intéressants. Toutefois, ces modèles ne répondent qu'imparfaitement aux besoins des concepteurs de circuits intégrés à cause de leur complexité. En outre, cette dernière, voire également les deux modèles en charge (celui de J. He et celui de B. Iñíguez), sont bâtis sur des solutions explicites. Ceci malheureusement les rend relativement moins intéressants pour le concepteur de circuits. En effet, ce dernier souhaite utiliser des modèles simples, précis, « lisibles », et qui ne requièrent pas un temps de calcul coûteux lors des simulations de circuits à forte densité d'intégration.

C'est exactement pour combler ce manque de ces modèles, nous allons développer notre modèle en charge ajusté à notre approche d'optimisation (GAs) (chapitre IV). Le nouveau modèle optimisé est élaboré pour un transistor MOS double-grille symétrique à canal court qui fournit des solutions implicites, simples et précises, lesquelles ne nécessitent pas un temps important de calcul. Le chapitre qui suit est entièrement consacré à la présentation de cette nouvelle approche.

## **III.5** Simulation numérique du MOSFET double grille (DG MOSFET)

Le fonctionnement du transistor DG MOSFET est basé sur deux aspects fondamentaux: 1) la charge du canal induite par la grille sur la surface du substrat (les caractéristiques capacité- tension (C-V)) et 2) le transport des porteurs de charges à travers le canal (les caractéristiques courant- tension (I-V)). Une information exacte de la distribution des charges dans le canal exige la résolution de système d'équations Schrödinger-Poisson en se basant sur le formalisme des fonctions de Green hors-équilibre (NEGF) qui permet d'introduire tout les effets quantiques (QM).

## III.5.1 Résolution de l'équation de Poisson

La figure III.1 montre la structure de base du transistor DG MOSFET utilisé dans cette approche.



Grille inférieure

Figure III.1 : Structure du MOSFET double-grille

La solution numérique de l'équation de poisson est obtenue par l'utilisation de la loi de *GAUSS* :

$$\oiint \left[ \varepsilon \overrightarrow{E}(x,z) \right] \cdot d \overrightarrow{S} = \int_{\Omega} q \left[ p - n + N_D - N_A \right] d\Omega$$
(III.13)

La solution d'un tel système peut s'obtenir en maillant le domaine étudié en  $N_X \times N_Z$ nœuds, où  $N_X$  et  $N_Z$  représentent le nombre de nœuds suivant les directions x et zrespectivement. Pour résoudre le système de  $N_X \times N_Z$  inconnues on est besoin d'un système d'équations de même dimension. Ce dernier est obtenu par l'application de l'équation (III.13) dans les nœuds internes et l'utilisation des conditions particulières aux limites pour les nœuds frontaliers.

Etudions tout d'abord le cas d'un nœud interne quelconque [*m*, *n*] (ligne *m* et colonne *n*) de la figure (III.1). En utilisant l'approximation des différences finies aux dérivées spatiales  $\vec{E}$  est exprimé en terme de potentiel *V*, par conséquent l'équation (III.13) peut être exprimée sous la forme [62]:

$$\frac{a}{b}V_{m-1,n} + \frac{b}{a}V_{m,n-1} - 2\left(\frac{a}{b} + \frac{b}{a}\right)V_{m,n} + \frac{b}{a}V_{m,n+1} + \frac{a}{b}V_{m+1,n} = -\frac{ab}{\varepsilon}q(N_D - N_A - n)_{m,n} \quad \text{(III.14a)}$$

où : *a* et *b* sont les pas du réseau dans les directions *x* et *z* respectivement (voir figure III.1). Pour une simulation précise *b* est choisit inférieur au *a* afin d'obtenir un réseau fin. Si le nœud [*m*, *n*] se situe dans la région d'oxyde ou de silicium, la constante diélectrique  $\varepsilon$  égale à :  $\varepsilon_{siO_2}$  ou  $\varepsilon_{si}$  respectivement. Dans le cas où le nœud est positionné sur une interface *Si/SiO*<sub>2</sub>, en tenant compte de la discontinuité de la composante  $\varepsilon$ , l'équation (III.14a) devient [62] :

$$\frac{a}{b}V_{m-1,n} + \frac{b}{2a}\left(1 + \frac{\varepsilon_{Bot}}{\varepsilon_{Top}}\right)V_{m,n-1} - \left(\frac{a}{b} + \frac{b}{a}\right)\left(1 + \frac{\varepsilon_{Bot}}{\varepsilon_{Top}}\right)V_{m,n} + \frac{b}{2a}\left(1 + \frac{\varepsilon_{Bot}}{\varepsilon_{Top}}\right)V_{m,n+1} + \frac{a}{b}\frac{\varepsilon_{Bot}}{\varepsilon_{Top}}V_{m+1,n}$$

$$= -\frac{ab}{\varepsilon_{Top}}q(N_D - N_A - n)_{m,n}$$
(III.14b)

où :  $\varepsilon_{Bot}$  et  $\varepsilon_{Top}$  sont les constantes diélectriques du matériau respectivement au-dessus et audessous de l'interface.

## **III.5.2** Conditions aux limites

Les conditions aux limites de *DIRICHLET* sont imposées sur les nœuds appartenant au contour de la structure. Le potentiel de la grille est déterminé à partir de la tension de polarisation et le travail de sortie du matériau de la grille. L'équation à laquelle doit satisfaire le potentiel de grille est donc :

$$V_{m,n} = V_G \tag{III.14c}$$

Les conditions aux limites de *NEWMAN* sont imposées sur des extrémités latérales du canal (source/drain) selon :  $\vec{n} \cdot \vec{\nabla} V = 0$ . Ces conditions permettent les potentiels de contact

(source/drain) de se varier à des valeurs importantes pour assurer la neutralité de charge aux régions de contact.

Ailleurs, Pour les autres limites, les conditions aux limites sont définies comme :

 $V_{m,n} - V_{m \pm 1,n} = 0$  pour les extrémités gauches et droites.

 $V_{m,n} - V_{m,n\pm 1} = 0$  pour les extrémités supérieures et inférieures.

 $2V_{m,n} - V_{m+1,n} + V_{m,n\pm 1} = 0$  pour les deux noeuds formant le coin de l'extrémité supérieure.

 $2V_{m,n} - V_{m-1,n} + V_{m,n\pm 1} = 0$  pour les deux noeuds formant le coin de l'extrémité inférieure.

Connaissant la charge électronique n et la concentration de donneurs et d'accepteurs  $N_D$  et  $N_A$  l'équation (III.14) constituent un système linéaire dont la résolution peut être directement effectuée [62].

## III.5.3 Résolution de la fonction d'onde (formalisme NEGF):

La fonction de Green est résolue pour obtenir la densité d'électron dans le dispositif et le courant sur les bornes dans la limite balistique. Dans des conditions balistiques, le formalisme des fonctions de Green hors-équilibre est mathématiquement équivalent à la résolution de l'équation de Schrödinger avec des conditions aux limites ouvertes [62, 63, 64]. Pour résoudre le système d'équations donné par le formalisme de Green, une représentation en mode d'espace est utilisée dans la direction de confinement (z). Cette approche, réduit considérablement la taille du problème et fournit de très bons résultats [62,64]. La procédure de modélisation de la structure (DG MOSFET) peut être donnée sous la forme suivante:

En commençant par la résolution de l'équation de Schrödinger de la masse effective (*1D*) le long de *z* pour chaque maille discrétisée.

$$-\frac{h^2}{2m_z^*}\frac{d^2}{d^2z}\psi_i(x,z) - qV(x,z)\psi_i(x,z) = E_i(x)\psi_i(x,z)$$
(III.15)

où :  $m_z^*$  est la masse effective de l'électron dans la direction verticale (z), V(x,z) est le potentiel électrostatique, et  $E_i(x)$  et  $\psi_i(x,z)$ , l'énergie et la fonction d'onde pour le mode *i* à la tranche *x*, respectivement (voir figure III.1). Les fonctions d'ondes sont égales à zéro à l'interface *Si/SiO*<sub>2</sub> dans le cas où, la pénétration des électrons dans l'oxyde est négligeable (autrement, la frontière zéro est prolongée aux interfaces de contact / oxyde). Le pas de discrétisation a=3A°. Dans chaque maille discrétisée, on s'assure que toutes les quantités sont constantes dans la direction de *y*. La résolution de l'équation de Schrödinger nous permet d'obtenir les niveaux d'énergies et les fonctions d'ondes dans la direction du confinement quantique.

2. Le 3D Hamiltonien du dispositif est représenté en terme de deux fonctions :  $\delta(x-x')\psi_i(x,z)$  et  $\exp(ik_j y)/\sqrt{W}$ . La fonction  $\exp(ik_j y)/\sqrt{W}$  représente la fonction d'onde plane le long de la largeur du dispositif W, le nombre quantique  $k_j$  correspond à l'énergie d'onde  $\frac{\hbar^2 k_j^2}{2m_y^*}$  où :  $m_y^*$  est la masse effective de l'électron dans la direction (y).  $\delta(x-x')$  est une fonction réelle ( $\delta$  est la fonction de Dirac). En tenant compte que :  $\delta(x-x')\psi_i(x,z)$  et  $\exp(ik_j y)/\sqrt{W}$  forment des fonctions d'expansion complète et orthogonale.

L'Hamiltonien peut être donnée comme une matrice tridiagonale donnée comme le suivant:

$$H = \begin{bmatrix} H[E_{I}(x) + E_{k_{j}}] & 0 & \dots & 0 & 0 \\ 0 & H[E_{2}(x) + E_{k_{j}}] & \dots & \dots & 0 \\ 0 & \dots & \dots & \dots & 0 \\ 0 & \dots & \dots & \dots & H[E_{i}(x) + E_{k_{j}}] & 0 \\ 0 & 0 & \dots & 0 & \dots \end{bmatrix}$$
(III.16a)

où :

$$H[E_{i}(x)+E_{k_{j}}] = \begin{bmatrix} 2t-E_{i}(1)+E_{k_{j}} & -t & \dots & 0 & 0\\ -t & 2t-E_{i}(2)+E_{k_{j}} & \dots & \dots & 0\\ 0 & \dots & \dots & \dots & 0\\ 0 & \dots & \dots & \dots & 0\\ 0 & 0 & \dots & -t & 2t-E_{i}(N_{X})+E_{k_{j}} \end{bmatrix}$$
(III.16b)

 $H[E_i(x) + E_{k_i}]$  est l'Hamiltonien de la sous bande *i* avec l'énergie d'onde plane  $E_{k_i}$ .

La sous-bande *i* fonctionne également à toutes les sous-bandes,  $E_{k_j}$  s'étend entre 0 et + $\infty$  en tenant compte de toute les ondes planes transversales. Les nombres 1 jusqu'à  $N_x$  de la matrice change la position *x* des points de la discrétisation. -*t* est l'énergie de couplage entre les points adjacents dans chaque sous-bande donnée comme [62] :

$$t = \frac{h^2}{2m_x^* a^2}$$
(III.17)

où : a est le pas de discrétisation et  $m_x^*$  est la masse effective longitudinale (direction x) de l'électron.

3. Pour la sous bande i, la matrice G de la fonction de Green retardée à une énergie E est donnée comme [67]:

$$G(E) = [EI - H[E_i(x), E_{k_j}] - \Sigma]^{-1} = [E_l I - H[E_i(x)] - \Sigma]^{-1}$$
(III.18)

où : on définit l'énergie longitudinale (x) par  $E_l \equiv E - E_{k_j}$ , *I* représente la matrice unitaire, *H* est la matrice de l'Hamiltonien du système.

Le troisième terme du deuxième membre de l'équation (III.18) ( $\Sigma$ ) s'appelé : la matrice selfénergie donnée par :

$$\Sigma = \begin{bmatrix} \Sigma_{S} & 0 & 0 & 0 & 0 \\ 0 & 0 & \dots & 0 & 0 \\ 0 & 0 & \dots & 0 & 0 \\ 0 & 0 & \dots & 0 & \Sigma_{D} \end{bmatrix}$$
(III.19a)

 $\Sigma_s$  et  $\Sigma_D$  sont la self-énergie de la source et du drain qui représentent l'effet du couplage du nano-composant (dans notre structure est le canal) à un réservoir (drain ou source). Cet effet peut être simplement décrit en ajoutant une self-énergie  $\Sigma$  à l'hamiltonien *H*.

 $\Sigma_s$  et  $\Sigma_D$  sont définies dans le cas du transistor DG MOSFET par [65]

$$\Sigma_{s}(E) = -te^{jka} , \text{ où } E = E_{i}(1) + 2t(1 - \cos ka),$$
  
$$\Sigma_{D}(E) = -te^{jka}, \text{ où } E = E_{i}(N_{x}) + 2t(1 - \cos ka),$$

 $E_i$  (1) est l'énergie au contact source/canal et  $E_i$  ( $N_X$ ) est l'énergie au contact canal/drain

Une fois la fonction de Green retardée calculée, la densité d'électrons et le courant de drain sont déterminés. Définissons pour cela deux nouvelles quantités, fonctions des self-énergies:

$$\Gamma_S = i(\Sigma_S - \Sigma_S^T)$$
  $\Gamma_D = i(\Sigma_D - \Sigma_D^T)$  (III.20)

où  $i^2$ =-1, et  $\Sigma_S^T$  est la matrice transposée de  $\Sigma_S$ 

Physiquement, les fonctions  $\Gamma$  fixent la vitesse à laquelle un électron initialement dans un état particulier du canal se propage vers le réservoir de droite ou celui de gauche [66]. Les fonctions spectrales associées à la source et au drain sont alors exprimées par :

$$A_{S} = G\Gamma_{S} G^{T} \quad \text{et} \qquad A_{D} = G\Gamma_{D} G^{T} \tag{III.21}$$

La fonction spectrale de la source étant remplie selon la distribution de Fermi-Dirac de la source  $f_S(E)$ , et la fonction spectrale du drain étant remplie selon la distribution de Fermi-Dirac du drain  $f_D(E)$ , la matrice de la densité électronique s'écrit [62]:

$$n(E_l) = \frac{1}{ha} \sqrt{\frac{m^* K_B T}{2\pi^3}} [F_{-1/2} \quad (\mu_S - E_l) A_S - F_{-1/2} \quad (\mu_D - E_l) A_D]$$
(III.22)

où :  $F_{-1/2}$  est l'intégrale de Fermi-Dirac (pour l'approximation analytique de  $F_{-1/2}$ ). L'équation (III.22) rétro-agit alors sur l'équation de Poisson à deux dimensions afin d'obtenir une solution auto-cohérente. Le courant du canal est ensuite calculé. Ce dernier est donné par l'expression [62]:

$$I(E_l) = \frac{q}{h^2} \sqrt{\frac{m_y^* K_B T}{2\pi^3}} [F_{-1/2} \quad (\mu_s - E_l) - F_{-1/2} \quad (\mu_D - E_l)] T_{SD}(E_l)$$
(III.23)

où  $T_{SD}(E_l)$  est le coefficient de transmission de la source au drain [62,66] donné par:

$$T_{SD}(E_l) = Trace[\Gamma_S G \Gamma_D G^T]$$
(III.24)

Les figures ci-dessous présentent la caractéristique  $I_D = f(V_{DS}, V_{GS})$  du transistor étudié (DG MOSFET) utilisant le formalisme des fonctions de Green.



Figure III.2 : La caractéristique  $I_{DS}$ -  $V_{DS}$  du transistor DG MOSFET symétrique modélisé par le formalisme des fonctions de Green (a)  $L_G$ =10nm, (b)  $L_G$ =50nm

## **III.6** Conclusion

Dans ce chapitre nous avons étudié les différents modèles compacts du transistor MOSFET double grille à canal long et leurs limites de validité afin de développer notre modèle compact à canal court ajusté, qui sera représenté dans le chapitre suivant, pour étudier l'aptitude de la miniaturisation du transistor DG MOSFET.

Nous avons ainsi, utilisé le formalisme des fonctions de Green afin de former une base de données qui nous a également permis de valider notre approche d'optimisation (GAs) du transistor DG MOSFET.

## **CHAPITRE IV**

## **RESULTATS ET DISCUSSIONS**
#### **IV.1 Introduction**

Ce chapitre est consacré à la validation de la technique d'optimisation utilisée qui se base sur les principes des algorithmes génétiques tels qu'ils ont été décrits au chapitre II. Ce chapitre est organisé comme suit : d'abord, la définition du problème sera décrit et analysé. Ensuite, 4 expériences d'optimisation seront présentées et discutées. Les deux premières correspondent à l'ajustement des courbes synthétiques du multiples caractéristiques  $I_{DS}$ - $V_{GS}$ ( $V_{GS} = 0.5V, 0.6V...,0.9V$ ) pour différentes longueurs de canal. Ces expériences démontrent évidemment l'efficacité et la précision de notre approche proposée (GAs) et valident notre nouveau modèle compact développé pour le DG MOSFET à canal court. Dans la troisième expérience, quelques essais seront exécutés pour examiner la sensibilité de notre approche d'optimisation appliquée à notre nouveau modèle développé. Finalement, une comparaison avec une autre technique d'optimisation évolutionnaire, qui est l'optimisation par essaim de particule (PSO), a été effectuée pour le but de comparer l'efficacité et le rendement de calcul des techniques évolutionnaires (GA et PSO).

Le but de ce chapitre est de valider les résultats obtenus par notre approche d'optimisation évolutionnaire développée (AGs) en les comparant à ceux obtenus par la simulation numérique (NEGF).

#### IV.2 Optimisation du transistor DG MOSFET par les algorithmes génétiques

Les stratégies conventionnelles d'extraction de paramètres, telles que les méthodes de gradient ou les méthodes directes fournirent une succession des optimums locaux. Ailleurs, la méthode d'extraction de paramètres par les AGs fournit des solutions optimales globales de la caractéristique *I-V* du dispositif étudié.

Actuellement, Il existe beaucoup de modèles compacts pour la simulation des nanomértiques (DG MOSFET), comme : modèle de Y. Taur, A. Ortiz-Conde, et autres (voir chapitre III). Cependant, le modèle compact de Y. Taur est le modèle le plus bien développé et le plus employé couramment que les autres. Dans ce travail, nous choisissons le modèle compact de (Y. Taur) du transistor DG MOSFET à canal long [68], ce modèle est ajusté par des paramètres d'ajustement qui vont être optimisés par les AGs afin de développer notre modèle compact à canal court pour étudier l'aptitude de la miniaturisation du transistor DG MOSFET (Fig.IV.1).



# Figure IV.1 : La structure du DG MOSFET (symétrique) avec (le dopage N<sub>A</sub>=10<sup>16</sup> cm<sup>-3</sup>, l'épaisseur de silicium t<sub>si</sub>=3nm et l'épaisseur d'oxyde t<sub>ox</sub>=1.5nm)

Dans cette application, on présente l'applicabilité des algorithmes génétiques pour l'étude et l'optimisation d'un modèle analytique du courant de drain afin d'étudier le transistor DG MOSFET nanométrique.

L'organigramme de l'approche évolutionnaire proposé pour trouver les courbes optimales et convenables à celles simulées par NEGF est présenté par la figure IV.2. Le procédé d'optimisation arrête le calcul évolutionnaire lorsque le critère d'arrêt soit satisfait.



Figure IV.2 : Organigramme de l'approche évolutionnaire proposée pour la simulation et l'étude des circuits CMOS nanométriques

#### IV.2.1 Définition et analyse du modèle compact du DG MOSFET à canal court

Dans cette application, les paramètres du modèle analytique (16 paramètres) sont regroupés dans un vecteur appelé chromosome, ces paramètres sont optimisés par la minimisation de la fonction fitness en terme de qualité d'adaptation pour des données numériques (simulation NEGF).

Selon la caractéristique *I-V* du modèle numérique pour le transistor DG MOSFET, il est important de trouver la meilleure configuration des paramètres pour ajuster les résultats simulés (modèle compact du dispositif) en se basant sur les résultats numériques. Les paramètres à ajuster peuvent être optimiser en tenant en compte la minimisation de l'erreur associée à l'optimisation.

Dans la simulation des transistors DG MOSFETs, la relation entre le vecteur d'entrée  $(V_{DS}, V_{GS} \text{ et } \vec{C})$  et la fonction à optimiser  $(I_{DS})$  est donnée par l'expression:

$$I_{DS} = h(V_{GS}, V_{DS}, \vec{C})$$
(IV.1)

où:  $I_{DS}$ ,  $V_{GS}$  et  $V_{DS}$  représentent le courant drain-source, la tension grille-source et la tension drain-source respectivement.  $\vec{C}$  est le vecteur de paramètres de construction pour le modèle analytique du transistor DG MOSFET qui sera optimisé en utilisant les AGs.

En se basant sur le modèle compact du DG MOSFET à canal long [68] et le modèle de la mobilité [69], un nouveau modèle compact ajusté peut être défini comme:

$$Ids = \left(\frac{\mu_{eff}}{Lg}\right) \left[\frac{q_s^2 - q_d^2}{2n_1} + (q_s - q_d)\right] (1 + mob9.V_{ds})$$
(IV.2a)

avec  $n_1 = 1 + sub_1 \left( \frac{C_{si}}{C_{si} + C_{ox}} \right)$ ,  $n_1$ : représente le facteur de forme,  $q_s$  et  $q_d$  sont la charge

normalisée dans la source et le drain respectivement,  $C_{si}$  et  $C_{ox}$  représentent la capacité du silicium et la capacité d'oxyde respectivement et  $\mu_{eff}$  représente la mobilité effective donnée par[69]:

$$\mu_{eff} = \left(\frac{\mu_T}{\left[1 + \mu_T E / vsat\right]^{mob_6}}\right)^{\frac{1}{mob_6}}$$
(IV.2b)

avec: 
$$\mu_T = mob_1 + \left(\frac{mob_1 \cdot (T/300)^{mob_3} - mob_2}{1 + (N_A/mob_5)^{mob_4}}\right)$$
 et  $vsat = mob_7 \sqrt{\tanh\left(\frac{mob_8}{T}\right)}$ 

où:  $\mu_T$  est la mobilité pour un des champs faible, *vsat* est la vitesse de saturation et *T* est la température en (°*K*).

L'expression analytique de la charge normalisée dans le canal est donnée comme [68]:

$$q_{I} = sub_{2}.n_{1}.\mathrm{Ln}\left(1 + \exp\left(sub_{3}.V_{gs} - \left(\frac{V_{to}}{n_{1}}\right) - V_{ch}\right)\right)$$
(IV.2c)

où  $Vt_0$  représente la tension de seuil [69]donnée par:

$$V_{to} = th_1 V_{fb} + th_2 \left(\frac{C_{eq}}{C_{ox}}\right) V_{fb} + th_3 \left(\frac{C_{eq}}{C_{ox}}\right) \cdot 2\phi_B + th_4 \left(1 + \left(\frac{C_{eq}}{C_{si}}\right)\right) \cdot \left(\frac{qN_A t_{si}}{C_{ox}}\right)$$
(IV.2d)

avec  $C_{eq} = \frac{C_{si} \cdot C_{ox}}{C_{si} + C_{ox}}$ ,  $\phi_B$  et  $V_{fb}$  sont la tension de barrière et la tension de la bande plate

respectivement. En replaçant  $V_{ch}$  par la tension de Source/Drain,  $q_s$  et  $q_d$  peuvent être évaluées. En utilisant l'expression (IV.2a) et (IV.2c), la caractéristique analytique I-V du transistor DG MOSFET à canal long peut être calculée.

Les coefficients  $sub_i$  (i = 1:3),  $th_i$  (i = 1:4) et  $mob_i$  (i = 1:9) représentent les paramètres d'ajustement (les éléments du vecteur  $\vec{C}$ ) qui vont être optimisés par les AGs afin de développer notre modèle compact à canal court pour étudier l'aptitude de la miniaturisation du transistor DG MOSFET. Le modèle combiné *I-V* utilisé dans le processus d'optimisation et la simulation a 16 paramètres qui sont regroupés en trois catégories: 1. les paramètres du courant sous seuil, 2. les paramètres de la tension de seuil et 3. les paramètres de la mobilité. Par interdépendance, ces trois groupes peuvent déterminer la caractéristique *I-V* du DG MOSFET.

#### IV.2.2 Procédé d'évaluation (fonction de fitness)

La fonction fitness f utilisée pour l'évaluation des chromosomes et l'ajustement des paramètres est définie par:

$$f = \frac{1}{M} \sum_{V_{GS}} \sum_{V_{DS}} \left[ \frac{I_{DS,NUM} - I_{DS,GA}}{I_{DS,NUM}} \right]^2 + \frac{1}{M} \sum_{V_{GS}} \sum_{V_{DS}} \left[ \frac{\log(I_{DS,NUM}) - \log(I_{DS,GA})}{\log(I_{DS,NUM})} \right]^2$$
(IV.3)

où *M* représente la taille de la base de données de la trajectoire (modèle numérique), '*NUM*' et '*GA*' indiquent les données numériques (NEGF) et les données calculées par la technique des AGs respectivement.

La différence entre les données numériques (NEGF) et les données calculées par la technique des AGs s'appelle l'erreur normalisée (l'erreur moyenne quadratique RMS), cette

dernière est employée pour évaluer la déformation des courbes *I-V* calculées par rapport à celles simulées par (NEGF).

L'expression de l'erreur normalisée est donnée comme suit:

Erreur norm = 
$$\varepsilon = \frac{1}{M} \sum_{i=1}^{m} \sum_{j=1}^{n} \left| \frac{I_{DS,NUM} - I_{DS,GA}}{I_{DS,NUM}} \right|$$
 (IV.4)

Notre problème d'optimisation de paramètres comprend *m* points de la courbe *I-V*, chacun représente le courant du drain pour un  $V_{DS}$  appliqué ( $V_{GS}$  fixe), et *n* points de la courbe *I-V*, chacun représente le courant du drain pour un  $V_{GS}$  appliqué ( $V_{DS}$  fixe). Par conséquent, il possède totalement  $m^* n$  noeuds calculés à adapter et à optimiser.

Notre objectif est de minimiser la fonction fitness (minimisation de RMS) afin d'obtenir la meilleure solution (meilleur chromosome) dans la population pour assurer l'exactitude et la précision de notre modèle analytique du courant de drain.

#### **IV.3 Résultats et discussions**

#### IV.3.1 Implémentation des paramètres de la technique (AG)

Pour l'implémentation de la technique AGs, des règles de la boîte d'outil, sous MATLAB, de GA sont utilisées:

- Le tournoi: est la méthode utilisée pour la sélection, cette méthode sélectionne chaque parent par le choix aléatoire des individus puis elle choisi le meilleur individu pour être individu parent.
- Le croisement dispersé 'Scattered crossover': il crée un vecteur binaire aléatoirement, puis il sélectionne les gènes suivant le vecteur créé où le '1' sélectionne le gène du premier parent et le '0' sélectionne le gène du deuxième parent, la combinaison des gènes sélectionnés a le rôle de produire l'enfant de la prochaine génération.
- La mutation uniforme : est un processus en deux étapes. D'abord, l'algorithme choisit une fraction du vecteur d'entrées de l'individu pour la mutation, où chaque entrée a une probabilité de d'être mutée (taux de mutation). Dans la deuxième étape, l'algorithme remplace chaque entrée choisie par un nombre aléatoire choisi uniformément à partir du vecteur d'entrées.

Notre processus d'optimisation est assuré par une population de 20 individus pour chaque génération et 8000 générations. Les paramètres utilisés dans cette étude sont résumés dans le tableau IV.1.

Pour cette configuration, la fonction fitness était de 0.001503 (*Lg=30nm*) et presque 100% des cas soumis ont été étudiés correctement. Ce résultat est obtenu après 16000

Les paramètres de AG	Valeurs		
La taille de la population	20		
Le nombre Maximum de générations	8000		
Type de la fonction fitness	Proportionnel		
La sélection	Tournoi		
Le croisement	Dispersé		
La mutation	Uniforme		
Taux de mutation	0.5		
Taux de reproduction	0.1		

évaluations des paramètres dans à peu près 64 minutes en utilisant Windows XP avec un Pentium IV (3Ghz) avec une RAM (1GB).

#### Tableau IV.1: Paramètres de GA utilisés dans cette application

#### IV.3.2 Validation du modèle pour un dispositif à canal court

Afin de valider la propriété prédictive des configurations optimisées de GA de notre modèle, deux expériences d'optimisation seront représentées.

Dans la première partie, on va optimiser les 16 paramètres du modèle ajusté (eq IV.2a, IV.2b, IV.2c et IV.2d) pour une seule courbe *I-V*. La tension  $V_{DS}$  appliquée est entre 0V et 0.6V avec un pas de 0.05V pour une tension  $V_{GS}$  de 0.5V (Fig IV.3). La figure IV.3 montre un bon accord entre les résultats numériques et ceux prévus qui ont été obtenus par la technique des AGs.



Figure IV.3: Comparaison entre les résultats numériques (symbole) et les résultats de la simulation évolutionnaire obtenus par les AGs (ligne) pour un DG MOSFET de 30nm  $(I_{DS}-V_{DS} \text{ avec } V_{GS} = 0.5\text{V})$ 

Dans la deuxième expérience évolutionnaire, la complexité du problème sera étendue. Cette fois, l'objectif de l'évolution du problème est d'ajuster cinq courbes *I-V* avec un  $V_{DS}$  appliqué de 0V à 0.6V, avec un pas de 0.05V, pour différentes valeurs de  $V_{GS} = 0.5V$ , 0.6V, 0.7V, 0.8V et 0.9V. La figure IV.4 présente une comparaison entre la base de donnée numérique (NEGF simulation) et les résultats calculés par le modèle des paramètres optimisés du DG MOSFET à canal court pour 5 courbes *I-V* ( $V_{GS} = 0.5V$ -0.9V) où un très bon accord a été obtenu pour différents paramètres électriques et géométriques.



Figure IV.4 : Comparaison entre les résultats numériques (symbole) et nos résultats obtenus par les AGs (ligne) pour la caractéristique  $I_{DS}$ - $V_{DS}$  avec les même paramètres optimisés pour un DG MOSFET de 30*nm* ( $V_{GS}$  = 0.5V-0.9V) (a) 500 générations et (b) 8000 générations

Les paramètres optimisés de notre modèle compact du courant de drain à canal court sont récapitulés dans le tableau IV.2

Les paramètres du courant sous seuil				
<b>sub</b> <sub>1</sub> = 0.849171039694951, <b>sub</b> <sub>2</sub> = 0.236751305311918,				
<b>sub<sub>3</sub></b> = 0.684312453866005				
Les paramètres de la tension de seuil				
$\mathbf{th_{1}} = 0.795331194996834, \mathbf{th_{2}} = 0.018091238102655,$				
$\mathbf{th}_3 = 1.616030006110668, \mathbf{th}_4 = 0.894848319886312,$				
Les paramètres de la mobilité				
<b>mob</b> <sub>1</sub> = 99.4541130959988, <b>mob</b> <sub>2</sub> = 9341.84408187866,				
<b>mob</b> <sub>3</sub> =9.19361584324902, <b>mob</b> <sub>4</sub> =1.374863711865708,				
$mob_5 = 0.369544612467289 \ 10^{17}, \ mob_6 = 2.29204459488392,$				
$mob_7 = 9.99954174458978 \ 10^9, \ mob_8 = 1.999938121438026 \ 10^3,$				
$mob_9 = 0.00000000452901$				

Tableau IV.2 : La configuration finale des paramètres obtenus pour un DGMOSFET de 30nm

L'application de notre technique évolutionnaire pour optimiser les paramètres de modélisation du transistor DG MOSFET pour différentes longueurs de grille est obtenue avec succès. Le tableau IV.3 résume l'erreur moyenne quadratique RMS obtenue pour cinq caractéristiques *I-V* (Vgs=0.5V...0.9V) pour différentes longueurs de grille.

Lg (nm)	10	20	30	40	50
RMS(%)	5.11	3.91	2.96	3.00	3.22

 Tableau IV.3: L'erreur moyenne quadratique obtenue pour différentes longueurs de canal

#### IV.3.3 Domaine de validité du modèle

Le Tableau IV.4 récapitule la gamme de paramètres géométriques et technologiques pour laquelle notre modèle est validé. Nous précisons qu'en ce qui concerne l'épaisseur du film de silicium, nous avons effectué de validation de la valeur de 3nm en raison de l'importance des effets de mécanique quantique qui deviennent importants sur des films de silicium minces. A ce stade, nous avons pris en compte les effets quantiques dans notre modèle. La figure IV.5 montre les caractéristiques du courant de drain  $I_{DS}$ - $V_{DS}$ , tracées pour différentes longueurs de canal (Lg=10*nm*, Lg=20*nm*). Nous remarquons que dans les deux cas, le modèle offre des résultats satisfaisants, il rend un bon comportement dans toutes les régions de fonctionnement. Les résultats du modèle sont visiblement proches de ceux des simulations numériques (NEGF).



Figure IV.5 : Comparaison entre les résultats numériques (symbole) et nos résultats obtenus par les AGs (ligne) pour la caractéristique  $I_{DS}$ - $V_{DS}$  avec les même paramètres optimisés à ( $V_{GS}$  = 0.5V-0.9V) (a)pour un DG MOSFET de 10*nm* (b) pour un DG MOSFET de 20*nm* 

Nous soulignons que nos résultats ont été obtenus dans la gamme de paramètres géométriques et technologiques définie dans le Tableau IV.4.

Paramètres géométriques et	Symboles	Domaine de validité
technologiques		
Longueur du canal	Lg	$\geq 10nm$
Epaisseur de film de silicium	$t_{Si}$	~3nm
Epaisseur d'oxyde	$t_{ox}$	~1.5 <i>nm</i>
Dopage du canal	$N_a$	$\sim 10^{16}  cm^{-3}$

|--|

#### IV.3.4 Sensibilité de l'approche proposée

La sensibilité des paramètres d'optimisation est également un accès important dans l'analyse du modèle compact de paramètres. Dans cette section, nous essayons d'examiner la sensibilité des paramètres dans le processus d'optimisation (GAs).

En premier lieu, Nous avons voulu connaître l'influence du nombre de générations sur les résultats obtenus. Alors, nous avons suivi l'étalement des meilleurs résultats obtenus en variant le nombre de générations. Pour cela, 8 séries de test d'optimisation pour différents nombres de générations  $N_{GEN}$  est effectuée pour ajuster cinq courbe *I-V* ( $V_{DS}$  appliquée de 0V à 0.6V, avec un pas de 0.05V, pour différentes valeurs de  $V_{GS} = 0.5V$ , 0.6V, 0.7V, 0.8V et 0.9V), et on prélève le temps de calcul pour chaque test. Le tableau IV.5 montre l'erreur normalisée obtenue et le temps de calcul estimé pour les 8 meilleurs test d'optimisation où on remarque que : lorsque le nombre de génération augmente, le temps de calcul augmente et la valeur de fitness diminue (par conséquent l'erreur finale obtenus diminue). Le coefficient d'arrêt absolu est  $\varepsilon = 0.03$  et le temps de calcul sont plutôt acceptable ce qui justifie que notre approche d'optimisation proposée (GA) est tout à fait efficace.

Série	Nombre de	Temps de	Valeur de	Erreur finale
d'optimisation	générations	calcul(s)	fitness finale	(%)
1	500	240	4.38 10 <sup>-2</sup>	17.54
2	1000	480	$6.52 \ 10^{-3}$	6.57
3	2000	960	3.93 10 <sup>-3</sup>	5.16
4	4000	1920	3.04 10 <sup>-3</sup>	4.59
5	6000	2880	$2.17 \ 10^{-3}$	3.89
6	8000	3840	1.79 10 <sup>-3</sup>	3.50
7	10000	4800	1.69 10 <sup>-3</sup>	3.34
8	20000	9600	1.57 10 <sup>-3</sup>	3.11

## Tableau IV.5 : L'erreur normalisée et le temps de calcul obtenu de l'optimisation des<br/>paramètres pour la caractéristique multiple I-V

Pour étudier le comportement de convergence de l'algorithme proposé, nous avons effectué une deuxième série d'expérience: 3 séries de test d'optimisation indépendantes pour ajuster les cinq courbes *I-V* décrites précédemment jusqu'à la convergence de l'algorithme évolutionnaire vers la solution optimale avec différents taux de mutation d'une part et d'autre part avec différents taux de reproduction, cette fois le nombre de génération est fixé pour la  $1^{\text{ère}}$  série d'expériences à  $N_{GEN}$ =6000 et pour la  $2^{\text{ème}}$  série d'expériences à  $N_{GEN}$ =3000.

La figure IV.6 montre le comportement de convergence vers la solution optimale (l'évolution de la fonction fitness) au fur et à mesure des générations pour les courbes multiple I-V décrites auparavant avec différents taux de mutation où le taux de reproduction utilisé dans cet essai égal à 0.8.



Figure IV.6 : Evolution de la fonction fitness en fonction de nombre de générations pour différents taux de mutation

Au cours des générations successives, plus la probabilité de mutation est grande, plus les valeurs obtenues sont dispersées. Ceci s'explique qu'une forte probabilité de mutation permet d'avoir une bonne diversité dans les solutions obtenues et de rendre ainsi plus rapide la convergence vers la solution globale. Donc, on note que nos résultats démontrent que le processus d'optimisation fournit de bons résultats évolutionnaires avec un taux de mutation supérieur ou égale à 0.5.

La figure IV.7 représente le comportement de convergence de la fonction fitness en fonction du nombre de génération avec différent taux de reproduction pour chaque chromosome où le taux de mutation égal à 0.5. Le taux de reproduction indique le nombre de chromosomes devrait être préservé à la prochaine génération. Nos résultats montrent que le processus d'optimisation donne le meilleur comportement de convergence avec le moins taux de reproduction.

En outre, dans cette section, on remarque que la valeur de fitness diminue rapidement pour les générations initiales par contre elle diminue rigoureusement pour les dernières générations ce qui signifie que le processus d'optimisation converge vers des solutions optimales.

73



Figure IV.7 : Evolution de la fonction fitness en fonction de nombre de générations pour différents taux de reproduction

En raison de la propriété stochastique des AGs, il est possible d'avoir différentes évolutions de résultats pour différentes conditions initiales. Cependant, notre approche évolutionnaire (AGs) montre toujours le bon comportement de la convergence globale ce qui procède à de bons résultats précis dans un temps raisonnable d'ajustement des courbes synthétiques *I-V* en comparaison avec les courbes numérique *I-V*. Cette section a démontré l'efficacité et la fiabilité de notre approche d'optimisation (GA).

# IV.3.5 Application et comparaison avec la technique d'optimisation PSO '' Optimisation par essaim de particule ''

Le but de cette section est de comparer l'efficacité et le rendement de calcul des techniques évolutionnaires (GA et PSO) pour l'optimisation du notre modèle compact du DG MOSFET à canal court (voir section IV.2.1) pour le développement et l'amélioration de simulateurs de dispositifs électroniques. Dans notre cas, le problème de modélisation peut être transformé au problème d'optimisation en utilisant les techniques d'optimisation (GA et PSO). Ces dernières sont pour le but de rechercher les paramètres optimaux du nouveau modèle compact du courant de drain, en tenant en compte l'erreur normalisée associée au processus d'optimisation (la fonction fitness est minimale), en confrontant avec le modèle numérique.

#### **IV.3.5.1 Processus d'optimisation par PSO**

Dans le concept original du PSO, les particules volent dans l'espace de recherche influencé par deux facteurs: l'un est la meilleure position de l'individu (*pbest*); l'autre est la meilleure position du groupe (*gbest*).

En raison de son simple mécanisme et le rendement élevé pour l'optimisation globale des problèmes complexes, le PSO peut être appliqué pour l'étude et l'optimisation du modèle analytique ajusté (voir section IV.2.1) du courant de drain afin d'étudier le transistor DG MOSFET nanométrique. Donc, d'après les équations (IV.2a), (IV.2b), (IV.2c) et (IV.2d) nous avons un modèle compact ajusté du DG MOSFET à canal court où les coefficients *sub<sub>i</sub>* (*i* = 1:3), *th<sub>i</sub>* (*i* = 1:4) et *mob<sub>i</sub>* (*i* = 1:9) représentent les 16 paramètres d'ajustement (les éléments du vecteur  $\vec{C}$ ) qui vont être optimisés par le PSO.

Dans cette approche de PSO, la  $j^{eme}$  particule de l'essaim est notée par  $x_j = (sub_i \ (i = 1:3), th_i \ (i = 1:4)$  et  $mob_i \ (i = 1:9)$ ), la nouvelle vitesse et la nouvelle position de chaque particule peuvent être calculées en utilisant la vitesse courante et les distances de  $pbest_{j,g}$  jusqu'à  $gbest_g$  comme il est donné par les formules suivantes [70]:

$$v_{j,g}^{(t+1)} = w.v_{j,g}^{(t)} + c_1.r_1 \times (pbest_{j,g} - x_{j,g}^{(t)}) + c_2.r_2 \times (gbest_{j,g} - x_{j,g}^{(t)})$$
(IV.5a)

$$x_{j,g}^{(t+1)} = x_{j,g}^{(t)} + v_{j,g}^{(t+1)}$$
, avec  $j=1,2,...,n$  and  $g=1,2,...,m$  (IV.5b)

où *n* représente le nombre de particules, *m* est le nombre des composants pour les vecteurs  $x_j$  et  $v_j$ , *t* représente le nombre de générations, *w* est l'inertie,  $c_1$ ,  $c_2$  sont des constantes qui présentent les facteurs d'accélération cognitifs et sociaux,  $r_1$ ,  $r_2$  sont des nombres aléatoires entre [0,1],  $v_{j,g}^{(t)}$  représente le  $g^{eme}$  composant de la vitesse de la particule à la génération *t*,  $x_{j,g}^{(t)}$  représente le  $g^{eme}$  composant de la particule à la génération *t*, *pbest*<sub>j</sub> est la meilleure position locale de la particule *j* et  $gbest_g$  représente la meilleure position globale du groupe.

La fonction fitness f utilisée pour l'évaluation des particules pour la technique de l'essaim des particules (PSO) est définie comme:

$$f = \frac{1}{M} \sum_{V_{GS}} \sum_{V_{DS}} \left[ \frac{I_{DS,NUM} - I_{DS,PSO}}{I_{DS,NUM}} \right]^2$$
(IV.6)

où *M* représente la taille de la base de données de la consigne (modèle numérique), `*NUM* ' et '*PSO*' indiquent les données numériques (NEGF) et les données calculées par la technique (PSO), respectivement.

L'organigramme de la figure IV.8 récapitule le processus d'optimisation des deux techniques (GA) et (PSO).



Figure IV.8 : Organigramme du processus d'optimisation par GA et PSO

#### IV.3.5.2 Confrontation modèle analytique - résultats numérique (NEGF)

Afin de comparer l'efficacité et le rendement de calcul des techniques évolutionnaires (GA et PSO), une comparaison entre les résultats calculés par les deux techniques évolutionnaires (GA et PSO) et ceux prévus qui ont été obtenus par la simulation numérique (NEGF) est effectuée. Dans le cas de la technique GA, une population initiale de 20 candidats aléatoires est produite et évoluée pour 8000 générations. Plus précisément, 10 paires de parents sont choisies par sélection uniforme à chaque itération. Chacun de ces 10 couples produit deux enfants à l'aide de l'opérateur génétique (croisement). Ces 20 enfants font appliquer uniformément, ils sont alors marqués pour la fonction fitness. Pour cette configuration, la meilleure valeur de la fonction fitness était 0.00150.

Pour le calcul de PSO, le processus d'optimisation a été basé sur une population de 20 particules, et le nombre maximum de générations égal à 8000. Les paramètres de PSO ont été ajustés et l'erreur a été enregistrée pour chaque itération. Ils nous ont permis d'obtenir une

configuration optimale des positions de particules et de leurs mouvements vers *gbest*. La meilleure valeur de la fonction fitness était 0.00163.

Parameters de GA	Parameters de PSO
Taille de la population: 20	Taille d'essaim: 20
Nombre maximum de générations: 8000	Nombre maximum de générations: 8000
Type de sélection: tournoi	$c_1, c_2 = 1, 1$
Type de croisement: dispersé	<i>w</i> = 0.8
Type de mutation: uniforme	
Taux de mutation $= 0.5$	
Taux de reproduction $= 0.1$	

Le tableau IV.6 montre les paramètres utilisés dans les deux techniques GA et PSO.

#### Tableau IV.6 : Paramètres obtenus pour l'optimisation de la mobilité par les deux techniques -GA et PSO-

Le tableau.IV.7 résume les résultats obtenus par les deux approches de calcul (GA et PSO) de notre modèle compact du DG MOSFET à canal court pour différente longueur de canal, où la performance de GA et de PSO est presque semblable en termes de meilleure valeur obtenue de fitness. Cependant, PSO est meilleur que GA en terme de temps de calcul où dans le processus d'optimisation de PSO la meilleure valeur de fitness diminue rapidement et l'algorithme se converge après 1500 générations, tandis que pour GA, le processus d'optimisation prend 5000 générations pour atteindre la même valeur de la fonction fitness. Il est important de noter que le processus de calcul pour les deux techniques est effectué par un ordinateur *Pentium IV* (3GHz) avec une *RAM* de (1GB), dans l'environnement *MATLAB 7.2*.

Longueur du canal	Temps de calcul (s)		Valeur de fitness finale		Erreur finale (%)	
<i>(nm)</i>	GA	PSO	GA	PSO	GA	PSO
10	3840	3406	4.31 10 <sup>-3</sup>	4.45 10 <sup>-3</sup>	5.11	4.62
20	3840	3355	2.31 10 <sup>-3</sup>	1.78 10 <sup>-3</sup>	3.91	3.24
30	3840	3277	1.50 10 <sup>-3</sup>	1.63 10 <sup>-3</sup>	2.96	3.23
40	3840	3189	$1.52 \ 10^3$	$2.23 \ 10^3$	3.00	4.06
50	3840	3359	1.65 10 <sup>-3</sup>	2.38 10 <sup>-3</sup>	3.22	4.23

Tableau IV.7 : Résultats obtenus par les deux approches d'optimisation (GA et PSO)

Afin de valider la propriété prédictive des configurations optimisées de GA et de PSO, l'ensemble numérique a été comparé aux modèles du DG MOSFET à canal court optimisés par GA et PSO. La figure.IV.9 montre qu'un très bon accord entre les résultats numériques (NEGF) et ceux prévus par notre approche est obtenu pour les deux cas. Par conséquent, notre modèle compact optimisé peut être utilisé pour prédire d'autres combinaisons des variables d'entrée ( $V_{GS}$  appliqué) pour des larges gammes. Cette dernière observation montre l'applicabilité des techniques GA et PSO à l'étude de la miniaturisation des dispositifs nanométriques.



Figure.IV.9 : Comparaison entre les résultats numériques (symbole) et nos résultats obtenus par les AGs (ligne), et par PSO (ligne discontinue) pour la caractéristique  $I_{DS}$ - $V_{DS}$  avec les même paramètres optimisés à ( $V_{GS} = 0.5V-0.9V$ )

#### **IV.4** Conclusion

Dans ce chapitre, nous avons montré l'applicabilité de GA et PSO pour étudier la miniaturisation des dispositifs nanométriques. L'objectif de ce chapitre était de comparer les performances de ces deux techniques d'optimisation pour la modélisation du courant de drain pour le DG MOSFET à canal court. D'une manière primordiale, l'extraction de paramètres a été accomplie dans un temps relativement faible pour les deux techniques, sans besoin d'intervention de l'utilisateur pendant le processus d'optimisation.

Les résultats indiquent que les deux techniques GA et PSO présentent une meilleure stratégie conventionnelle d'extraction de paramètres, en terme de convergence elles fournissent des solutions optimales globales. On a remarqué que la performance de PSO est mieux que celle de GA, en terme de temps de calcul qui est inférieur par comparaison avec la technique GA. Ce résultat peut être expliqué comme le temps de calcul mesuré pour GA est dû aux trois étapes additionnelles d'optimisation, qui sont: la sélection, croisement et mutation.

Les caractéristiques *I-V* obtenues ont validées la propriété prédictive de notre modèle compact optimisé, il peut être utilisé pour prédire d'autres combinaisons des variables d'entrée.

Les comparaisons prometteuses entre les résultats numériques et nos simulations de modèles compactes optimisées ont indiqué que l'approche développée est particulièrement appropriée pour être implémentée dans des simulateurs de composants électroniques pour étudier les dispositifs nanométriques pour des larges gammes.

**CONCLUSION GENERALE** 

## **Conclusion générale**

L'évolution des dispositifs CMOS vers le domaine nanométrique nécessite une modélisation qui permet de prendre en compte les effets quantiques et les effets canaux courts dans le but d'évaluer de nouvelles architectures prometteuses.

Les travaux reportés dans ce manuscrit ont eu pour objectif la modélisation et la simulation du transistor DG MOSFET en utilisant les techniques évolutionnaires (GA et PSO) afin d'étudier la miniaturisation des dispositifs nanométriques.

Le premier chapitre de ce manuscrit a décrit en premier lieu, les propriétés électriques et physiques des transistors MOS SOI multi-grilles. Nous avons vu que ces composants permettent de réduire les effets canaux courts en raison notamment de l'influence électrostatique. En second lieu, une étude comparative des propriétés électriques du DG MOSFET planaire avec celles des autres architectures SOI a été présenté.

Dans le deuxième chapitre, nous avons exposé les principes de la méthode d'optimisation par les algorithmes génétiques qui se penchera sur les opérateurs génétiques : la sélection, le croisement, la mutation et le remplacement. Sur ces bases, nous avons proposé dans la dernière partie, d'illustrer leur utilisation et leur domaine d'application dans les sciences contemporaines en tenant compte les avantages et les inconvénients de cette méthode.

Le troisième chapitre destiné en premier lieu à l'étude des différents modèles compacts du transistor DG MOSFET à canal long et leurs limites de validité pour étudier l'aptitude de la miniaturisation du transistor DG MOSFET. En second lieu nous avons décrit le simulateur numérique NanoMOS2.0 utilisé pour l'élaboration la structure DG MOSFET afin de développer notre base de données qui sera utilisée pour le développement de nos approches génétiques.

Dans le dernier chapitre, nous avons développé un modèle analytique optimisé du courant de drain du transistor DG MOSFET en utilisant les techniques évolutionnaires (GA et PSO). Le bon accord entre les résultats numériques (NEGF) et les résultats obtenus par nos approches a montré l'applicabilité de GA et PSO pour étudier la miniaturisation des dispositifs nanométriques.

Notre architecture évolutionnaire développée a montré une forte progression pour la simulation et l'optimisation des dispositifs électroniques. Nos perspectives à la suite de ces résultats consistent à prendre en compte :

- l'implémentation des approches développées dans les simulateurs électroniques (PSPICE, CADENCE,...) pour étudier les dispositifs nanométriques.
- La mise en application des modèles compacts multiples pour différents dispositifs : le modèle BSIM4, le modèle EKV3.0... pour les nano-MOSFETs, et modèle Ebers-Moll pour les transistors à jonction bipolaire (BJT) dans les simulations AC et DC.
- L'optimisation multi-objective qui peut être mise en application, puisque dans tous les modèles compacts donnés, chaque paramètre a un impact de différents facteurs aux résultats simulés. L'optimisation multi-objective utilise des fonctions objectives multiples qui sont combinées dans une fonction objective globale.

**BIBLIOGRAPHIE** 

### **Bibliographie**

[1] J-P. Dauvin, J. Olliver, et D. Coulon, *Les composants électroniques et leur industrie*, éditions PUF, 1<sup>ère</sup> édition, Paris, France, 1995

[2] C. Lallement, Le transistor MOSFET : Etudes, modélisation, et applications dans les S.O.C, habilitation à diriger des recherches, Université Louis Pasteur, Strasbourg, France, 2002

[3] R. Ritzenthaler, Architecture avancées des transistors FinFETs : Réalisation, caractérisation et modélisation, Thèse INP Grenoble, France, 2006

[4] Franz Rothlauf, *Representations for Genetic and Evolutionary Algorithms*, Springer, Heidelberg ,New York, USA, 2<sup>nd</sup> edition, 2006

[5] H. Lilen, Une brève histoire de l'électronique, éditions Vuibert, Paris, France, 2003

[6] P. Masson, *Etude par pompage de charge et par measures de bruit basse fréquence de transistors MOS à oxynitrure de grille ultra-minces*, Thèse de Doctorat, INSA Lyon, France, 1999.

[7] S. M. Sze, *Physics of Semiconductor Devices*, Wiley & Sons, New York, USA, 2<sup>nd</sup> edition, 1981.

[8] M. Barron, *Low level currents in insulated gate field effect transistors*, Solid-State Electronics, vol. 15, no.3, pp. 293–302, 1972.

[9] W. Shockley, *Problems related to p-n junctions in silicon*, Solid State Electronics, vol. 2, no. 1, pp. 35–67, 1961.

[10] T.D. Gilio, Etude de la fiabilité porteurs chauds et des performances des technologies
 CMOS 0.13 μm - 2nm, Thèse de Doctorat, Université de Provence, France, 2006

[11] J.G. Fossum, Analytical modeling of quantization and volume inversion in thinSi-film DG MOSFETs, IEEE Transactions on Electron Devices, vol. 49, no. 2, pp. 287-294, 2002

[12] J.P. Colinge and C.A. Colinge, *Physics of semiconductor devices*, , Springer publishers, New York, USA, 2005.

[13] S. Cristoloveanu and S. S. Li, *Electrical characterization of silicon-on-insulator materials and devices*, Kluwer Academic Publishers, Boston, USA, 1995

[14] J. Colinge, *Silicon-on-insulator technology: Materials to VLSI*, Kluwer Academic Publishers, Boston, USA, 3<sup>rd</sup> edition, 1997.

[15] P. K. Bondyopadhyay, *Moore's law governs the silicon revolution*, Proceedings of IEEE, vol. 86, no. 1, pp. 78-81, 1998

[16] J.P. Colinge, *Multi-gate SOI MOSFETs*, Microelectronic Engineering, vol. 84, no. 9-10, pp. 2071-2076, 2007.

[17] J-H. Rhew, Z. Ren, and M-S. Lundstrom, *A numerical study of ballistic transport in a nanoscale MOSFET*, Solid-State Electronics, vol. 46, no. 11, pp. 1899–1906, 2002

[18] M. Mouis, and A. Poncet, *Coupling between 2D and quantum confinement effects in ultra-short channel double-gate MOSFETs*, ESSDERC'2001, Germany, pp. 211–214, 2001

[19] B. Agrawal, V. De, and J. Meindl, *Three-dimensional analytical subthreshold models for bulk MOSFETs*, IEEE Transactions on Electron Devices, vol. 42, no. 12, pp. 2170–2180, 1995

[20] S-I. Nakamura, T. Ohguro, T. Yoshitomi, et al., *Study of the manufacturing feasibility of 1.5nm direct-tunneling gate oxide MOSFET's: Uniformity, reliability, and dopant penetration of the gate oxide*, IEEE Transactions on Electron Devices, vol. 45, no. 3, pp. 691–700, 1998

[21] "ITRS (International Technology Roadmap for Semiconductors) web site", http://public.itrs.net/

[22] P. Francis, A. Terao, D. Flandre, et al., *Characteristics of nMOS/GAA (Gate-All-Around) transistors near threshold*, Microelectronics Engineering, , vol. 19, pp. 815-818, 1992

[23] P. Francis, A. Terao, D. Flandre, et al., *Modeling of ultrathin double-gate nMOS/SOI transistors*, IEEE Transactions on Electron Devices, vol. 41, no. 5, pp. 715-720, 1994

[24] P. Francis, A. Terao, D. Flandre, and F. Van de Wiele, *Weak inversion models for nMOS Gate-All-Around (GAA) devices*, Proc. ESSDERC'93, Editions Frontières, pp.621-623, 1993

[25] P. Francis, A. Terao, D. Flandre, et al., *Moderate inversion models for nMOS Gate-All-Around (GAA) devices*, Solid-State Electronics, vol. 38, no. 1, pp. 171-176, 1995

[26] R. Ritzenthaler, Architectures avancées des transistors FinFETs : Réalisation, caractérisation et modélisation, Thèse de Doctorat, Institut National Polytechnique de Grenoble, France, 2006

[27] H. S. Wong, M. H. White, T. J. Krutsck, et al., *Modeling of transconductance degradation and threshold voltage in thin oxide MOSFETs*, Solid-State Electronics, vol. 30, no. 9, pp. 953-968, 1987

[28] A.Terao, D. Flandre, and F. Van de wiele, *Measurement of threshold voltages of thinfilm accumulation-modePMOS/SOI transistors*, IEEE Electron Device Letters, vol. 12, no. 12, pp. 682- 684, 1991

[29] E. Rauly, B. Iniguez, D. Flandre, et al., *Investigation of single and double-gate SOI MOSFETs in accumulation mode for enhanced performances and reduced technological drawbacks*, Proc. ESSDERC'00, pp. 540-543, Cork Ireland, 2000

[30] W. Xiong, J.W. Park, and J. P. Colinge, *Corner effect in multiple-gate SOI MOSFETs*, Proceedings of the IEEE International SOI Conference, pp. 111-113, Newport Beach, California, USA, 2003

[31] J. S. Martin, *Étude par simulation Monte-Carlo d'architectures de MOSFET ultracourts à grille multiple sur SOI*, Thèse de Doctorat, Université Paris XI Orsay, France, 2005

[32] C. Darwin, On the Origin of Species by Means of Natural Selection, John Murray, London, U.K, 1958

[33] J.H. Holland, *Adaptation in Natural and Artificial Systems*, Ann Arbor: The University of Michigan Press, USA, 1975

[34] T. Back, Evolutionary Algorithms in Theory and Practice: Evolution Strategies, Evolutionary Programming, Genetic Algorithms (Hardcover), Oxford University Press, USA, 1996

[35] D. Whitley, Foundations of Genetic Algorithms 2, US Edition, California, USA, 1993

[36] L. Fogel., A.J. Owens, M.J. Walsh, *Artificial Intelligence through Simulated Evolution*, Wiley, Chichester, UK, 1966

[37] I. Rechenberg, *Cybernetic Solution Path of an Experimental Problem*, Royal Aircraft Establishment Library Translation, Farnborough, U.K, 1965

[38] J. Kennedy, R-C. Eberhart, *Particle swarm optimization*. In Proceedings of the 1995 IEEE International Conference on Neural Networks, vol. 5, pp. 1942-1948, Piscataway, New Jersey, USA, 1995.

[39] R. Eberhart, J. Kennedy, ad Y. Shi, *Swarm Intelligence*, Morgan Kaufmann Academic Press, San Francisco, USA, 2001.

[40] V. B. Gantovnik, *An Improved Genetic Algorithm for the Optimization of Composite Structures*, PhD thesis, PIS University Virginia, Blacksburg, Virginia, USA, 1999.

[41] M. Pirlot, *A General local search method*, European Journal of Operational Research, vol. 92, No. 3, pp. 493-511, 1996.

[42] S. Voisin, Application des Algorithmes Génétiques à l'estimation de mouvement par modélisation markovienne, Rapport DEA, Université Joseph Fourier, CNRS, France, 2004.

[43] R. L. Haupt, S. E Haupt. *Practical Genetic Algorithms*, 2<sup>nd</sup> edition, John Wiley & Sons edition, New York, USA, 2004

[44] D. E. Goldberg, Genetic *Algorithms in Search, Optimization and Machine Learning*, 1<sup>st</sup> edition, Addison-Wesley Professional, Boston, USA, 1989

[45] D. Beasley, D.R. Bull et R.R. Martin., An Overview of Genetic Algorithms : Part 1, Fundamentals, University Computing, vol. 15, no. 2, p. 58-59, 1993

[46] J.M. Renders, *Algorithmes génétiques et réseaux de neurones*, Hermes Science Publications, Paris, France, 1995

[47] L. Xiaoping Liang, and T.Yuan Taur, A 2-D Analytical Solution for SCEs in DG MOSFETs, IEEE Transactions On Electron Devices, Vol. 51, No. 8, pp. 1385–1391, 2004

[48] G. Baccarani, and S. Reggiani, *A compact double-gate MOSFET model comprising quantum-mechanical and nonstatic effects*, IEEE Transactions on Electron Devices, vol. 46, no. 8, pp. 1656-1666, 1999.

[49] M. Masahiro, M.M Mitiko, M. Shu et H. Tetsuya, *Genetic Algorithm for Reliable Parameter Extraction of Complete Surface-Potential-Based Models*, Proceedings of the 2<sup>nd</sup> International Workshop on Compact Modeling (IEEE), pp.7-12, San Francisco, California, U.S.A, 2005

[50] K. Milan, J. Kuntal, *Genetic Algorithm Based MOSFET Model Parameter Extraction*, In Proceedings of the IEEE International Conference on MSM 2000, pp. 341 – 344, San Diego, California, USA, 2000

[51] Z. Ren, R. Venugopal, S. Goasguen, S. Datta, and M. S. Lundstrom, *NanoMOS 2.5: A Two-Dimensional Simulator for Quantum Transport in Double-Gate MOSFETs*, IEEE Transactions On Electron Devices, Vol. 50, No. 9, 2003

88

[52] N. Arora, *MOSFET models for VLSI circuit simulation. Theory and practice*, Springer-Verlag, New York, USA, 1993

[53] Y. Tsividis, *Operation and modeling of the MOS transistor*, McGraw-Hill Book Company, New York, USA, 1987

[54] M. Reyboz, *Modélisation analytique de transistors double grille à effet de champ en technologie sub-45nm*, Thèse de l'INP Grenoble, France, 2007

[55] A. Ortiz-Conde, R. Herrera, P. E. Schmidt, F. J. García-Sánchez, and J. Andrian, *Long channel silicon on insulator MOSFET theory, Solid State Electron.*, vol. 35, no. 7, pp. 1291–1298, 1992.

[56] Y. Taur, X. Liang, W. Wang, et al., *A continuous, analytic drain–current model for DG MOSFETs*, IEEE Electron Device Letters, vol. 25, no. 2, pp. 107-109, 2004

[57] A. Ortiz-Conde, F. J. García-Sánchez, J. Muci, S. Malobabic and J. J. Liou, *A Review of Core Compact Models for Undoped Double-Gate SOI MOSFETs*, IEEE Transactions On Electron Devices, Vol. 54, No. 1, pp. 131-140, 2007

[58] H. Lu, and Y. Taur, *An Analytic Potential Model for Symmetric and Asymmetric DG MOSFETs*, IEEE Transactions on Electron Devices, vol. 53, no. 5, pp. 1161-1168, 2006

[59] J. He, X. Xi, C. H. Lin, et al., *A non-charge-sheet analytic theory for undoped symmetric double-gate MOSFET from the exact solution of Poisson's equation using SSP approach*, in Proceeding of Workshop on Compact Modeling, NSTI-Nanotech, pp. 124-127, Boston, USA, 2004

[60] O. Moldovan, A. Cerdeira, D. Jimènez, et al., *Compact model for highly-doped doublegate SOI MOSFETs targeting baseband analog applications*, Solid-State Electronics, vol. 51, no. 5, pp. 655-661, 2007 [61] A. Laizaro, B. Nae, O. Moldovan, et al., *A compact quantum model of nanoscale doublegate MOSFET for RF and noise simulations*, Journal of Applied Physics, vol.100, no. 8, pp. 355-358, 2006

[62] Z. Ren, Nanoscale MOSFETS: physics, simulation and design, PhD thesis, Purdue University, West Lafayette, IN, USA, 2001.

[63] S. Datta, *Nanoscale Device Modelling: the Green's Function Method, Superlattices and Microstructures*, vol. 28, no. 4, pp. 253-278, 2000.

[64] P. Van Halen and D.L. Pulfrey, Accurate short series approximations to Fermi-Dirac integrals of order -1/2, 1/2, 1, 3/2, 2, 5/2, 3, and 7/2, J. Appl. Phys, vol. 59, no. 6, pp.5271-5274, 1985.

[65] Y. Yaur, T. H. Ning, *Fundamentals of Modern VLSI Devices*, Cambridge University Press, Cambridge, UK,1998

[66] F. Djeffal, M. Chahdi, A. Benhaya, M.L.Hafiane, An approach based on neural computation to simulate the nanoscale CMOS circuits: Application to the simulation of CMOS inverter, Solid-State Electronics, vol.51, no. 1, pp.26-34, 2007.

[67] M.S. Lundstrom, and Z. Ren, *Essential physics of carrier transport in nanoscale MOSFETs*, IEEE Trans. Electron Dev, vol. 49, no. 1, pp. 133-141, 2002.

[68] M. Chan, Y.Taur, C-H. Lin, J.He, AM. Niknejad, C. Hu, *A framework for generic physics Based Double Gate MOSFET modeling*, In Technical Proceedings of the 2003 Nanotechnology Conference and Trade Show, vol. 2, , pp. 270, Sun Francisco California, USA, 2003.

[69] S. Selberherr, *Analysis and Simulation of Semiconductor Devices*, Springer-Verlag Wien, New York, USA, 1984.

[70] D.W. Boeringer and D. H.Werner, *Particle swarm optimization versus genetic algorithms for phased array synthesis*, IEEE Trans. Antennas Propag., vol. 52, no. 3, pp. 771–779, 2004.